9
fn3072.7
october 10, 2005
每 循环. 在 一个 typical 应用 在哪里 f
OSC
= 10khz 和
c = c
1
= c
2
= 10
µ
f:
R
O
≅
46 + 20 + 5 (等效串联电阻
C
)
自从 这 esrs 的 这 电容 是 反映 在 这 输出
阻抗 multiplied 用 一个 因素 的 5, 一个 高 值 可以
可能地 swamp 输出 一个 低 1/(f
打气
•
C
1
) 期, rendering 一个
增加 在 切换 频率 或者 过滤 电容 ineffective.
典型 electrolytic 电容 将 有 esrs 作 高 作 10
Ω.
R
o/
≅
46 + 20 + 5 (等效串联电阻
C
)
自从 这 esrs 的 这 电容 是 反映 在 这 输出
阻抗 multiplied 用 一个 因素 的 5, 一个 高 值 可以
可能地 swamp 输出 一个 低 1/(f
打气
•
C
1
) 期, rendering 一个
增加 在 切换 频率 或者 过滤 电容 ineffective.
典型 electrolytic 电容 将 有 esrs 作 高 作 10
Ω.
输出 波纹
等效串联电阻 也 affects 这 波纹 电压 seen 在 这 输出. 这
总的 波纹 是 决定 用 2 电压, 一个 和 b, 作 显示 在
图示 14. 段 一个 是 这 电压 漏出 横过 这 等效串联电阻 的
C
2
在 这 instant 它 变得 从 正在 charged 用 c
1
(电流
流动 在 c
2
) 至 正在 释放 通过 这 加载 (电流
流 输出 的 c
2
). 这 巨大 的 这个 电流 改变 是
2
•
I
输出
, hence 这 总的 漏出 是 2
•
I
输出
•
等效串联电阻
C2
v. 段
b 是 这 电压 改变 横过 c
2
在 时间 t
2
, 这 half 的
这 循环 当 c
2
供应 电流 至 这 加载. 这 漏出 在 b
是 l
输出
•
t2/c
2
v. 这 顶峰-至-顶峰 波纹 电压 是 这 总
的 这些 电压 drops:
又一次, 一个 低 等效串联电阻 电容 将 重置 在 一个 高等级的
效能 输出.
paralleling 设备
任何 号码 的 icl7660 和 icl7660a 电压 转换器
将 是 paralleled 至 减少 输出 阻抗. 这 reservoir
电容, c
2
, serves 所有 设备 当 各自 设备 需要
它的 自己的 打气 电容, c
1
. 这 resultant 输出 阻抗
将 是 大概:
cascading 设备
这 icl7660 和 icl7660a 将 是倾泻 作 显示 至
生产 大 负的 multiplication 的 这 最初的 供应
电压. 不管怎样, 预定的 至 这 finite 效率 的 各自 设备,
这 实际的 限制 是 10 设备s 为 明亮的 负载. 这 输出
电压 是 定义 用:
V
输出
= -n (v
在
),
在哪里 n 是 一个 integer representing 这 号码 的 设备
倾泻. 这 结果 输出 阻抗 将 是
大概 这 weighted sum 的 这 单独的 icl7660
和 icl7660a r
输出
值.
changing 这 icl7660/icl7660a 振荡器
频率
它 将 是 desirable 在 一些 产品, 预定的 至 噪音 或者
其它 仔细考虑, 至 增加 这 振荡器 频率.
这个 是 达到 用 overdriving 这 振荡器 从 一个
外部 时钟, 作 显示 在 图示 17. 在 顺序 至 阻止
可能 设备 latchup, 一个 1k
Ω
电阻 必须 是 使用 在
序列 和 这 时钟 输出.在 一个 situation 在哪里 这
设计者 有 发生 这 外部 时钟 频率 使用
ttl 逻辑, 这 增加 的 一个 10k
Ω
pullup 电阻 至 v+ 供应
是 必需的. 便条 那 the 打气 频率 和 外部
clocking, 作 和 内部的 clocking, 将 是
1
/
2
的 这 时钟
频率. 输出 transitions出现 在 这 积极的-going
边缘 的 这 时钟.
它 是 也 可能 至 增加这 转换 效率 的 这
icl7660 和 icl7660a 在 低 加载 水平 用 lowering 这
振荡器 频率. 这个 减少这 切换 losses, 和 是
显示 在 图示 18. 不管怎样, lowering 这 振荡器
频率 将 导致 一个 不想要的 增加 在 这
阻抗 的 这 打气 (c
1
) 和 reservoir (c
2
) 电容;
这个 是 克服 用 在creasing 这 值 的 c
1
和 c
2
用 这
一样 因素 那 这 frequency 有 被 减少. 为
例子, 这 增加 的 一个 100pf 电容 在 管脚 7
(osc) 和 v+ 将 更小的 这 oscillator 频率 至 1khz 从
它的 名义上的 频率 的 10khz (一个多样的 的 10), 和 因此
necessitate 一个 相应的 在crease 在 这 值 的 c
1
和
C
2
(从 10
µ
f 至 100
µ
f).
R
O
≅
2 (23) +
1
+ 4 (等效串联电阻
C1
) + 等效串联电阻
C2
(5
•
10
3
) (10
-5
)
R
O
≅
2 (23) +
1
+ 4 (等效串联电阻
C1
) + 等效串联电阻
C2
(5
•
10
3
) (10-
5
)
V
波纹
≅
[
1
+ 2 (等效串联电阻
C2
)
]
I
输出
2 (f
打气
) (c2)
R
输出
=
R
输出
(的 icl7660/icl7660a)
n (号码 的 设备)
1
2
3
4
8
7
6
5
+
-
10
µ
F
ICL7660
V
输出
V+
+
-
10
µ
F
V+
CMOS
门
1k
Ω
ICL7660A
图示 17. 外部 clocking
icl7660, icl7660a
: 点此下载
