MC9S
2 产品 proposal, rev 6.1, 23-oct-02
•相似物-至-数字的 转换器
—一个 或者 二 8-频道 modules 和 10-位 决议 取决于 在 这 包装 选项
—外部 转换 触发 能力
•向上 至 five 1m 位 每 第二, 能 2.0 一个, b 软件 兼容 modules
—five receive 和 三 transmit 缓存区
—有伸缩性的 identifier 过滤 可编程序的 作 2 x 32 位, 4 x 16 位 或者 8 x 8 位
—四 独立的 中断 途径 为 receive, transmit, 错误 和 wake-向上
—低-通过 过滤 wake-向上 函数 在 停止 模式
—循环-后面的 为 自 测试 运作
•增强 俘获 计时器 (ect)
—16-位 主要的 计数器 和 7-位 预分频器
—8 可编程序的 输入 俘获 或者 输出 对比 途径; 4 的 这 8 输入 俘获 和 缓存区
—输入 俘获 过滤 和 缓存区, 三 successive 俘获 在 四 途径, 或者 二 俘获 在 四
途径 和 一个 俘获/对比 可选择的 在 这 remaining 四
—四 8-位 或者 二 16-位 脉冲波 accumulators
—16-位 modulus 向下-计数器 和 4-位 预分频器
—四 用户-可选择的 延迟 counters 为 信号 过滤
•8 pwm 途径 和 可编程序的 时期 和 职责 循环 (7 途径 在 80 管脚 包装)
—8-位, 8-频道 或者 16-位, 4-频道
—独立的 控制 为 各自 脉冲波 宽度 和 职责 循环
—中心- 或者 left-排整齐 输出
—可编程序的 时钟 选择 逻辑 和 一个 宽 范围 的 发生率
•串行 接口
—二 异步的 串行 communications 接口 (sci)
—向上 至 三 同步的 串行 附带的 接口 (spi)
—IIC
•sae j1850 兼容 单元 (bdlc)
—10.4 kbps 能变的 脉冲波 宽度 format
—字节 水平的 receive 和 transmit
—4x receive 模式 supported
•sim (系统 integration 单元)
—crg (windowed cop 看门狗, real 时间 中断, 时钟 监控, 时钟 一代 和 reset)
—mebi (多路复用 外部 总线 接口)
—int (中断 控制)
•时钟 一代
—阶段-锁 循环 时钟 频率 乘法器
—limp home 模式 在 absence 的 外部 时钟
—时钟 监控
—低 电源 0.5 至 16 mhz 结晶 振荡器 涉及 时钟
•运行 频率 为 包围的 温度 t
一个
-40°c <= t
一个
<= 125°C
—50mhz 相等的 至 25mhz 总线 速 为 单独的 碎片
40mhz 相等的 至 20mhz 总线 速 在 expanded 总线 模式.
•内部的 5v 至 2.5v 调整器
•112-管脚 lqfp 或者 80-管脚 qfp 包装
—i/o 线条 和 5v 输入 和 驱动 能力
—5v 一个/d 转换器 输入 和 5v i/o
—2.5v 逻辑 供应
•开发 支持
—单独的-线 background debug™模式 (bdm)
—在-碎片 硬件 breakpoints
F
r
e
e
s
c
一个
l
e
S
e
m
i
c
o
n
d
u
c
t
o
r
,
I
freescale 半导体, 公司
为 更多 信息 在 这个 产品,
go 至: www.freescale.com
n
c
.
.
.
: 点此下载
