cy7c132/cy7c136
cy7c142/cy7c146
文档 #: 38-06031 rev. *c 页 8 的 18
写 循环 非.1 (oe
三-states 数据 i/os—either 端口)
[14, 22]
写 循环 非. 2 (r/w三-states 数据 i/os—either 端口)
[14, 23]
注释:
22. 如果 oe
是 低 在 一个 r/w控制 写 循环, 这 写 脉冲波 宽度 必须 是 这 大 的 t
PWE
或者 t
HZWE
+ t
SD
至 准许 这 数据 i/o 管脚 至 enter 高 阻抗
和 为 数据 至 是 放置 在 这 总线 为 这 必需的 t
SD
.
23. 如果 这 ce
低 转变 occurs 同时发生地 和 或者 之后 这 r/w低 转变, 这 输出 仍然是 在 一个 高-阻抗 状态.
切换 波形
(持续)
t
AW
t
WC
数据 有效的
高 阻抗
t
SCE
t
SA
t
PWE
t
HD
t
SD
t
HA
t
HZOE
CE
r/w
地址
OE
D
输出
数据
在
t
AW
t
WC
t
SCE
t
SA
t
PWE
t
HD
t
SD
t
HZWE
t
HA
高 阻抗
CE
r/w
地址
D
输出
数据
在
t
LZWE
数据 VALID