9397 750 14871 © koninklijke 飞利浦 electronics n.v. 2005. 所有 权利 保留.
产品 数据 薄板 rev. 02 — 10 将 2005 9 的 64
飞利浦 半导体
P89LPC932A1
8-位 微控制器 和 accelerated 二-时钟 80c51 核心
p1.0 至 p1.7 i/o, I
[1]
Port 1:
端口 1 是 一个 8-位 i/o 端口 和 一个 用户-configurable 输出 类型,
除了 为 三 管脚 作 指出 在下. 在 重置 端口 1 latches 是
configured 在 这 输入 仅有的 模式 和 这 内部的 拉-向上 无能. 这
运作 的 这 configurable 端口 1 管脚 作 输入 和 输出 取决于
在之上 这 端口 configuration 选择. 各自 的 这 configurable 端口 管脚
是 编写程序 independently. 谈及 至
部分 7.13.1 “port
configurations”和 表格 9 “static characteristics”为 详细信息. p1.2 和
p1.3 是 打开 流 当 使用 作 输出. p1.5 是 输入 仅有的.
所有 管脚 有 施密特 触发 输入.
端口 1 也 提供 各种各样的 特定的 功能 作 描述 在下:
p1.0/txd 18 14 i/o
p1.0 —
端口 1 位 0.
O
txd —
传输者 输出 为 这 串行 端口.
p1.1/rxd 17 13 i/o
p1.1 —
端口 1 位 1.
I
rxd —
接受者 输入 为 这 串行 端口.
p1.2/t0/scl 12 8 i/o
p1.2 —
端口 1 位 2 (打开-流 当 使用 作 输出).
i/o
t0 —
计时器/计数器 0 外部 计数 输入 或者 overflow 输出 (打开-流
当 使用 作 输出).
i/o
scl —
I
2
c 串行 时钟 输入/输出.
p1.3/
int0/
SDA
11 7 i/o
p1.3 —
端口 1 位 3 (打开-流 当 使用 作 输出).
I
int0 —
外部 中断 0 输入.
i/o
sda —
I
2
c 串行 数据 输入/输出.
p1.4/
INT1 10 6 I
p1.4 —
端口 1 位 4.
I
int1 —
外部 中断 1 输入.
p1.5/
RST 6 2 I
p1.5 —
端口 1 位 5 (输入 仅有的).
I
rst —
外部 重置 输入 在 电源-在 或者 如果 选择 通过 ucfg1.
当 起作用 作 一个 重置 输入, 一个 低 在 这个 管脚 resets 这
微控制器, 造成 i/o 端口 和 peripherals 至 引领 在 它们的 default
states, 和 这 处理器 begins 执行 在 地址 0. 也 使用 在
一个 电源-在 sequence 至 强迫 isp 模式.
当 使用 一个 振荡器
频率 在之上 12 mhz, 这 重置 输入 函数 的 p1.5 必须 是
使能. 一个 外部 电路 是 必需的 至 支撑 这 设备 在 重置 在
电源-向上 直到 v
DD
有 reached 它的 specified 水平的. 当 系统
电源 是 移除 v
DD
将 下降 在下 这 最小 specified
运行 电压. 当 使用 一个 振荡器 频率 在之上
12 mhz, 在 一些 产品, 一个 外部 brownout 发现 电路
将 是 必需的 至 支撑 这 设备 在 重置 当 v
DD
falls 在下 这
最小 specified 运行 电压.
p1.6/ocb 5 1 i/o
p1.6 —
端口 1 位 6.
O
ocb —
输出 对比 b.
p1.7/occ 4 28 i/o
p1.7 —
端口 1 位 7.
O
occ —
输出 对比 c.
表格 3: 管脚 描述
…continued
标识 管脚 类型 描述
tssop28,
PLCC28
HVQFN28
: 点此下载
