cy7c024/0241
cy7c025/0251
文档 #: 38-06035 rev. *c 页 2 的 21
L
L
L
OE
L
一个
0L
r/w
R
UB
R
CE
R
OE
R
CE
L
OE
L
UB
L
UB
R
i/o
8L
–i/o
15L
中断
SEMAPHORE
ARBITRATION
控制
i/o
记忆
排列
地址
解码器
SEM
L
SEM
R
BUSY
L
INT
L
INT
R
m/s
控制
i/o
LB
L
LB
R
i/o
0L
–i/o
7L
r/w
L
r/w
R
LB
R
CE
R
OE
R
一个
0R
i/o
8R
i/o
15R
BUSY
R
i/o
0R
i/o
7R
(cy7c025/0251) 一个
12L
一个
12R
(cy7c025/0251)
[1] [1]
逻辑 块 图解
–
–
地址
解码器
一个
11L
一个
11R
[2]
[3]
[2]
[3]
管脚 配置
注释:
1. BUSY
是 一个 输出 在 主控 模式 和 一个 输入 在 从动装置 模式.
2. i/o
0
–i/o
8
在 这 cy7c0241/0251.
3. i/o
9
–i/o
17
在 这 cy7c0241/0251.
4. 一个
12L
在 这 cy7c025/0251.
5. 一个
12R
在 这 cy7c025/0251.
L
L
L
顶 视图
84-管脚 plcc
一个
7L
OE
CE
NC
i/o
i/o
i/o
i/o
i/o
i/o
一个
6L
一个
5L
一个
4L
一个
3L
一个
2L
INT
L
BUSY
L
m/s
BUSY
R
一个
1R
一个
2R
i/o
8L
i/o
9L
i/o
10L
i/o
11L
i/o
12L
i/o
13L
i/o
15L
V
CC
i/o
0R
i/o
2R
i/o
1R
i/o
3R
i/o
4R
i/o
5R
一个
一个
一个
一个
一个
3R
一个
4R
一个
5R
一个
6R
i/o
6R
i/o
7R
i/o
8R
地
i/o
14L
一个
1L
i/o
r/w
SEM
UB
一个
0L
地
INT
R
一个
0R
地
地
7L
6L
5L
4L
3L
2L
0L
L
L
11L
10L
9L
8L
i/o
1L
V
CC
LB
L
OE
CE
i/o
i/o
i/o
i/o
i/o
一个
一个
一个
一个
地
i/o
r/w
SEM
UB
9R
10R
11R
12R
13R
15R
R
R
R
R
10R
9R
8R
7R
i/o
14R
R
LB
R
一个
11R
NC
地
V
CC
63
62
61
60
59
58
57
56
55
54
535251504948
47
46454443
1234567891011
12
13
14
15
16
17
18
19
20
21
64
65
66
67
68
69
70
71
72
73
74
75767778798081828384
42414039383736353433
32
31
30
29
28
27
26
25
24
23
22
cy7c024/5
[4]
[5]