AD6654
rev. 0 | 页 4 的 88
一般 描述
这 ad6654 是 一个 mixed-信号 如果-至-baseband 接受者
consisting 的 一个 14-位, 92.16 msps 相似物-至-数字的 转换器
(模数转换器) 和 一个 4-/6-频道, multimode 数字的 向下-转换器
(ddc) 有能力 的 处理 向上 至 六 wcdma (wideband
代号 分隔 多样的 进入) 途径. 这 ad6654 有 被
优化 为 这 要求 过滤 (所需的)东西 的 宽-
带宽 standards 此类 作 cdma2000, umts, 和 td-scdma,
但是 是 有伸缩性的 足够的 至 支持 wider standards 此类 作
wimax. 它 是 典型地 使用 作 部分 的 一个 无线电 系统 那
digitally demodulates 和 过滤 如果 抽样 信号.
这 模数转换器 平台 特性 一个 高 效能 追踪-和-支撑
输入 放大器 (t/h), 整体的 电压 涉及, 和 14-位
抽样 决议. 输入 信号 向上 至 200 mhz 能 是
准确地 digitized 在 encode 比率 向上 至 92.16 msps. 这 模数转换器
数据 输出 是 内部 routed 直接地 在 这 ddc 输入,
在哪里 向下-转换, decimation 和 数字的 过滤 是
执行. 一个 overrange (ovr) 输出 位 提供 indication
的 过度的 模数转换器 输入 水平. 一个 模数转换器 数据-准备好 (dr) 输出
位 提供 一个 同步 时钟 为 这 整体的 ddc.
数据 从 这 模数转换器 是 evaluated 为 顶峰 或者 意思 电源 在 这
输入 平台 的 这 ddc, 和 这 结果 是 有 至 这 用户 通过
控制 寄存器 进入. 这 ddc 输入 平台 也 输出 3-位
水平的-指示信号 数据 (exp) 位 那 能 是 使用 至 控制 这
增益 的 这 外部 dvga 在 6 db 步伐 (向上 至 48 db) 至
优化 信号 振幅 在 这 模数转换器 输入.
这 ddc 平台 有 这 下列的 信号 处理 stages: 六
wcdma-准备好 途径, 各自 consisting 的 一个 频率
翻译, 一个 fifth-顺序 倾泻 整体的 comb 过滤, 二 sets
的 倾泻 fixed 系数 fir 和 half-带宽 过滤, 三
倾泻 可编程序的 总 的 产品 fir 过滤, 一个
interpolating half-带宽 过滤 (ihb), 和 一个 数字的 自动
增益 控制 (agc) 块. 多样的 模式 是 supported 为
clocking 数据 输出 的 这 碎片. 程序编制 是 accomplished 通过
串行 或者 microport 接口.
频率 转变 是 accomplished 和 一个 32-位 complex
numerically 控制 振荡器 (nco). 这 nco 有 更好
比 110 dbc sdfr. 这个 平台 translates 一个 real 输入 信号
从 一个 intermediate 频率 (如果) 至 一个 baseband complex
数字的 输出. 阶段 和 振幅 dither 能 是 使能 在-
碎片 至 改进 spurious 效能 的 这 nco. 一个 16-位
阶段-补偿 文字 是 有 至 create 一个 知道 阶段 relation-
ship 在 多样的 ad6654 碎片 或者 途径. 这 nco 能
也 是 绕过.
下列的 频率 转变 是 一个 fifth-顺序 cic 过滤 和 一个
可编程序的 decimation 在 1 和 32. 这个 过滤 是 使用
至 efficiently 更小的 这 样本 比率, 当 供应 sufficient
alias 拒绝 在 发生率 在 高等级的 补偿 从 这 信号
的 interest.
下列的 这 cic5 是 二 sets 的 过滤. 各自 过滤 设置
包含 一个 nondecimating fir 过滤 和 一个 decimate-用-2 half-
带宽 过滤. 这 fir1 过滤 提供 关于 30 db 的 拒绝,
当 这 hb1 提供 关于 77 db 的 拒绝. 这些 二 sets
的 过滤 能 是 使用 一起 至 达到 一个 107 db 停止-带宽
alias 拒绝, 或者 它们 能 是 individually 绕过 至 保存
电源.
这 fir2 过滤 提供 关于 30 db 的 拒绝, 当 这 hb2
过滤 提供 关于 65 db 的 拒绝. 这 过滤 能 是 使用
一起 至 达到 更多 比 95 db 停止-带宽 alias 拒绝,
或者 它们 能 是 individually 绕过 至 保存 电源. fir1 和
hb1 过滤 能 run 在 这 最大 模数转换器 数据 端口 比率. 在
contrast, fir2 和 hb2 能 run 和 一个 最大 输入 比率 的
75 msps (输入 比率 至 fir2 和 hb2 过滤).
这 可编程序的 过滤 是 分隔 在 三 倾泻 内存
系数 过滤 (rcfs) 为 有伸缩性的 和 电源-效率高的
过滤. 这 第一 过滤 在 这 cascade 是 这 mrcf, consisting
的 一个 可编程序的 nondecimating fir. 它 是 followed 用
可编程序的 fir 过滤 (drcf) 和 decimation 从 1 至
16. 它们 能 是 使用 也 一起 至 提供 高 拒绝
过滤, 或者 independently 至 保存 电源. 这 最大 输入
比率 至 这 mrcf 是 一个-fourth 这 pll 时钟 比率.
这 crcf (频道 rcf) 是 这 last 可编程序的 fir 过滤
和 可编程序的 decimation 从 1 至 16. 它 是 典型地 使用
至 满足 这 谱的 掩饰 (所需的)东西 为 这 空气 标准 的
interest. 这个 可以 是 一个 rrc, 消除走样 过滤 或者 任何 其它
real 数据 过滤. decimation 在 preceding blocks 是 使用 至 保持
这 输入 比率 的 这个 平台 作 低 作 可能 为 这 最好的 过滤
效能.
这 last 过滤 平台 在 这 chain 是 一个 interpolate-用-2 half-带宽
过滤, 这个 是 使用 至 向上-样本 这 crcf 输出 至 生产
高等级的 输出 oversampling. 信号 拒绝 (所需的)东西 为
这个 平台 是 relaxed, 因为 preceding 过滤 有 already
filtered 这 blockers 和 调整 carriers.
这 ddc 输入 端口 的 这 ad6654 有 它的 自己的 时钟 输入
使用 为 闭锁 这 输入 数据, 作 好 作 为 供应 这
输入 为 一个 onboard pll 时钟 乘法器. 这 输出 的 这
pll 时钟 是 使用 为 处理 所有 过滤 和 处理 blocks
在之外 这 数据 router 下列的 cic 过滤. 这 pll 时钟 能
是 编写程序 至 有 一个 最大 时钟 比率 的 200 mhz.
典型地, 这 ddc 输入 时钟 是 驱动 直接地 从 这
整体的 模数转换器’s 数据-准备好 (dr) 输出 至 确保 恰当的
同步.
一个 数据 routing 块 是 使用 至 distribute 数据 从 这 cics 至
这 各种各样的 频道 过滤. 这个 块 准许 多样的 后面的-终止
过滤 chains 至 工作 一起 至 处理 高 带宽 信号
或者 至 制造 甚至 sharper 过滤 transitions 比 一个 单独的 频道
: 点此下载
