rev. b–12–
ADF4252
阶段 频率 探测器 (pfd) 和 承担 打气
这 pfd takes 输入 从 这 r 计数器 和 n 计数器 和
生产 一个 输出 均衡的 至 这 阶段 和 频率
区别 在 它们. 图示 6 是 一个 simplified 图式. 这
antibacklash 脉冲波. 这个 脉冲波 确保 那 那里 是 非 dead zone
在 这 pfd 转移 函数 和 降低 阶段 噪音 和
涉及 spurs.
+IN
D1
Q1
CLR1
U1
U3
延迟
元素
HI
向上
D2
Q2
CLR2
U2
HI
向下
承担
打气
CP
–IN
图示 6. pfd simplified 图式
muxout 和 锁 发现
这 输出 多路调制器 在 这 adf4252 准许 这 用户 至
进入 各种各样的 内部的 点 在 这 碎片. 这 状态 的 muxout
是 控制 用 m4, m3, m2, 和 m1 在 这 主控 寄存器.
表格 i 显示 这 全部 真实 表格. 图示 7 显示 这 muxout
部分 在 块 图解 format.
逻辑 低
如果 相似物 锁 发现
如果 r 分隔物 输出
如果 n 分隔物 输出
rf 相似物 锁 发现
如果/rf 相似物 锁 发现
如果 数字的 锁 发现
逻辑 高
rf r 分隔物 输出
rf n 分隔物 输出
三 状态 输出
rf 数字的 锁 发现
rf/如果 数字的 锁 发现
逻辑 高
逻辑 低
MUX 控制
MUXOUT
DV
DD
D
地
图示 7. muxout 电路
锁 发现
muxout 能 是 编写程序 为 二 类型 的 锁 发现: 数字的
和 相似物. 数字的 是 起作用的 高. 这 n-频道 打开-流
相似物 锁 发现 应当 是 运作 和 一个 外部 拉-向上
电阻 的 10 k
Ω
名义上的. 当 锁 有 被 发现, 这个
输出 将 是 高 和 narrow 低 going 脉冲.
输入 变换 寄存器
数据 是 clocked 在 在 各自 rising 边缘 的 clk. 这 数据 是
clocked 在 msb 第一. 数据 是 transferred 从 这 输入 寄存器
至 一个 的 七 latches 在 这 rising 边缘 的 le. 这 destination
获得 是 决定 用 这 状态 的 这 三 控制 位 (c2, c1,
和 c0) 在 这 变换 寄存器. 这些 是 这 三 lsbs: db2,
db1, 和 db0, 作 显示 在 图示 1. 这 真实 表格 为 这些
位 是 显示 在 表格 i. 表格 ii summarizes 如何 这 寄存器
是 编写程序.
表格 i. 控制 位 真实 表格
C2 C1 C0 数据 获得
000 rf n 分隔物 reg
001 rf r 分隔物 reg
010 rf 控制 reg
011 主控 reg
100 如果 n 分隔物 reg
101 如果 r 分隔物 reg
110 如果 控制 reg
: 点此下载
