6 altera 公司
最大值 9000 可编程序的 逻辑 设备 家族 数据 薄板
图示 1. 最大值 9000 设备 块 图解
逻辑 排列 blocks
这 最大值 9000 architecture 是 为基础 在 linking 高-效能, 有伸缩性的
逻辑 排列 modules called 逻辑 排列 blocks (labs). labs 组成 的
16-macrocell arrays 那 是 喂养 用 这 lab local 排列, 作 显示 在
图示 2 在 页 7. 多样的 labs 是 linked 一起 通过 这 fasttrack
interconnect, 一个 序列 的 快, 持续的 途径 那 run 这 全部
长度 和 宽度 的 这 设备. 这 i/o 管脚 是 supported 用 i/o cells
(iocs) located 在 这 终止 的 各自 行 (horizontal) 和 column (vertical)
path 的 这 fasttrack interconnect.
各自 lab 是 喂养 用 33 输入 从 这 行 interconnect 和 16 反馈
信号 从 这 macrocells 在里面 这 lab. 所有 的 这些 信号 是
有 在里面 这 lab 在 它们的 真实 和 inverted 表格. 在 增加,
16 shared expander 产品 条款 (“expanders”) 是 有 在 它们的
inverted 表格, 为 一个 总的 的 114 信号 那 喂养 各自 产品 期 在 这
lab. 各自 lab 是 也 喂养 用 二 低-skew global clocks 和 一个 global
clear 那 能 是 使用 为 寄存器 控制 信号 在 所有 16 macrocells.
IOCIOC
IOC
IOC
IOC
IOC
IOC
IOC
IOC
IOC
IOCIOC IOCIOC
i/o cell
(ioc)
逻辑 排列
块 (lab)
Macrocell
FastTrack
Interconnect
IOC IOC
lab local 排列