AD790
rev. b
–6–
电路 描述
这 ad790 possesses 这 整体的 特性 的 一个 标准
大而单一的 比较器: 差别的 输入, 高 增益 和 一个 逻辑
输出. 不管怎样, 它的 函数 是 执行 和 一个 architec-
ture 这个 提供 一些 有利因素 在 previous 比较器
设计. specifically, 这 输出 平台 alleviates 一些 的 这 limi-
tations 的 classic “ttl” comparators 和 提供 一个 symmetric
输出. 一个 simplified 描述 的 这 ad790 电路系统 是
显示 在 图示 13.
A1
A2
Av
输出
增益 平台
输出 平台
Q2
Q1
–
+
–
+
–
+
在
+
在
–
V
逻辑
地
图示 13. ad790 块 图解
这 输出 平台 takes 这 amplified 差别的 输入 信号 和
converts 它 至 一个 单独的-结束 逻辑 输出. 这 输出 摆动 是
定义 用 这 拉-向上 pnp 和 这 拉-向下 npn. 这些 pro-
duce 固有的 栏杆-至-栏杆 输出 水平, 兼容 和 cmos
逻辑, 作 好 作 ttl, 没有 这 需要 为 夹紧 至 内部的
偏差 水平. 此外, 这 拉-向上 和 拉-向下 水平 是
symmetric 关于 这 中心 的 这 供应 范围 和 是 谈及-
enced 止 这 v
逻辑
供应 和 地面. 这 输出 平台 有
nearly symmetric 动态 驱动 能力, yielding equal 上升
和 下降 时间 在 subsequent 逻辑 门.
不像 classic ttl 或者 cmos 输出 stages, 这 ad790 电路
做 不 展览 大 电流 尖刺 预定的 至 unwanted 电流
流动 在 这 输出 晶体管. 这 ad790 输出 平台
有 一个 控制 切换 scheme 在 这个 放大器 a1 和
a2 驱动 这 输出 晶体管 在 一个 manner 设计 至 减少
这 电流 流动 在 q1 和 q2. 这个 也 helps 降低
这 干扰 feeding 后面的 至 这 输入 这个 能 导致
troublesome 振动.
这 输出 高 和 低 水平 是 好 控制 值 de-
fined 用 v
逻辑
(+5 v), 地面 和 这 晶体管 相等的
“schottky” clamps 和 是 兼容 和 ttl 和 cmos
逻辑 (所需的)东西. 这 输出 的 这 输出 平台 是 显示 在
图示 6 为 标准 lsttl 或者 hcmos 门. 输出 驱动
行为 vs. 电容的 加载 是 显示 在 图示 5.
HYSTERESIS
这 ad790 使用 内部的 反馈 至 开发 hysteresis 关于
这 输入 涉及 电压. 图示 14 显示 如何 这 输入 止-
设置 电压 和 hysteresis 条款 是 定义. 输入 补偿 电压
(v
OS
) 是 这 区别 在 这 中心 的 这 hysteresis
范围 和 这 地面 水平的. 这个 能 是 也 积极的 或者 nega-
tive. 这hysteresis 电压 (v
H
) 是 一个-half 这 宽度 的 这
V
OH
V
OL
H
V
= hysteresis 电压
H
V
0
H
V
V
输出
在
+
V
OS
V
OS
= 输入 补偿 电压
2
3
7
在
+
输出
V
地
图示 14. hysteresis 定义 (n, q 包装 引脚)
hysteresis 范围. 这个 建造-在 hysteresis 准许 这 ad790 至
避免 振动 当 一个 输入 信号 慢速地 crosses 这 地面
水平的.
供应 电压 连接
这 ad790 将 是 运作 从 也 单独的 或者 双 供应
电压. 内部, 这 v
逻辑
电路系统 和 这 相似物 front-
终止 的 这 ad790 是 连接 至 独立的 供应 管脚. 如果 双
供应 是 使用, 任何 结合体 的 电压 在 这个 +v
S
≥
V
逻辑
– 0.5 v 和 –v
S
≤
0 将 是 选择. 为 单独的 供应
运作 (i.e., +v
S
= v
逻辑
), 这 供应 电压 能 是 oper-
ated 在 4.5 v 和 7 v. 图示 15 显示 一些 其它 ex-
amples 的 典型 供应 连接 可能 和 这 ad790.
bypassing 和 grounding
虽然 这 ad790 是 设计 至 是 稳固的 和 自由 从 os-
cillations, 它 是 重要的 至 合适的 绕过 和 地面 这
电源 供应. 陶瓷的 0.1
µ
f 电容 是 推荐
和 应当 是 连接 直接地 在 这 ad790’s 供应 管脚.
这些 电容 提供 瞬时 电流 至 这 设备 在
比较器 切换. 这 ad790 有 三 供应 电压
管脚, +v
S
, –v
S
和 v
逻辑
. 它 是 重要的 至 有 一个 一般
地面 含铅的 在 这 板 为 这 供应 grounds 和 这 地
管脚 的 这 ad790 至 提供 这 恰当的 返回 path 为 这 sup-
ply 电流.
获得 运作
这 ad790 有 一个 获得 函数 为 retaining 输入 信息
在 这 输出. 这 比较器 decision 是 “latched” 和 这
输出 状态 是 使保持 当 管脚 5 是 brought 低. 作 长 作 管脚 5
是 保持 低, 这 输出 仍然是 在 这 高 或者 低 状态, 和
做 不 respond 至 changing 输入. 恰当的 俘获 的 这 在-
放 信号 需要 那 这 定时 relationships 显示 在 图-
ure 12 是 followed. 管脚 5 应当 是 驱动 和 cmos 或者
ttl 逻辑 水平.
这 输出 的 这 ad790 将 respond 至 这 输入 当 管脚 5
是 在 一个 高 逻辑 水平的. 当 不 在 使用, 管脚 5 应当 是 con-
nected 至 这 积极的 逻辑 供应. 当 使用 双 供应, 它
是 推荐 那 一个 510
Ω
电阻 是 放置 在 序列 和
管脚 5 和 这 驱动 逻辑 门 至 限制 输入 电流 在
电源 向上.
下载 从 www.icminer.com 电子的-库 维护
: 点此下载
