STA328
8/41
5 函数的 描述
5.1 管脚 描述
5.1.1 out1a, 1b, 2a &放大; 2b (管脚 16, 10, 9 & 3)
输出 half 桥 pwm 输出 1a, 1b, 2a &放大; 2b提供 这 输入 信号s 至 这 扬声器 设备.
5.1.2 重置 (管脚 22)
驱动 重置 低 sets 所有 outputs 低 和 returns 所有 寄存器 settings至 它们的 defaults. 这 重置 是 asyn-
chronous 至 这 内部的 时钟.
5.1.3 I
2
c 信号 (管脚 23 &放大; 24)
这 sda (i
2
c 数据) 和 scl (i
2
c 时钟) 管脚 运作 每 这 i
2
c 规格. 看 部分 4.0. 快-
模式 (400kb/秒) i
2
c 交流 是 supported.
5.1.4 gnda &放大; vdda: 阶段 锁 循环 电源 (管脚 28-29)
这 阶段 锁 循环 电源 是 应用 here. 这个+3.3v 供应 必须 是 好绕过 和 filtered 为
噪音 免除. 这 音频的 效能 的 这 device 是 critically 依赖 在之上 这 pll 电路.
5.1.5 clk: 主控 时钟 在 (管脚 27)
这个 是 这 主控 时钟 在 必需的 为 这 运作 的 这 数字的 核心. 这 主控 时钟 必须 是 一个 在-
teger 多样的 的 这 lr 时钟 频率. 典型地, 这 主控 时钟 频率 是 12.288 mhz (256*fs) 为
一个 48khz 样本 比率, 这个 是 这 default 在 电源-向上. 小心 必须 是 带去 至 避免 在-clocking 这
设备 i.e 提供 这 设备 和 这 nominally 必需的系统 时钟; 否则, 这 设备 将 不 prop-
erly 运作 或者 是 能 至 communicate.
5.1.6 过滤_pll: pll 过滤 (管脚 26)
pll 过滤 connects 至 外部 filter 组件 为 pll 循环 补偿. 谈及 至 这 图式 dia-
gram 为 这 推荐 电路.
5.1.7 bicki: 位 时钟 在 (管脚 32)
这 串行 或者 位 时钟 输入 是 为 framing 各自 数据 位. 这 位 时钟 频率 是 典型地 64*fs, 为 ex-
ample 使用 i
2
s 串行 format.
5.1.8 sdi_12: 串行 数据 输入 (管脚 30)
pcm 音频的 信息 enters 这 设备 here. 六 format choices 是 有 包含 i2s, left- 或者 正确的-
justified, lsb 或者 msb 第一, 和 文字 widths 的 16, 18, 20 和 24 bits.
5.1.9 lrcki: left/正确的 时钟 在 (管脚 31)
这 left/正确的 时钟 输入 是 为 数据文字 framing. 这 clock 频率 将 是 在 这输入 样本 比率 fs.
5.2 音频的 效能
TBD
5.3 管脚 连接 (顶 视图)
6 sta328 i
2
c 总线 规格
这 sta328 支持 这 i
2
c 协议. 这个 协议 定义 任何 de恶行 那 发送 数据 在 至 这 总线 作
一个 传输者 和 任何 设备 那 读 这 数据 作 一个 receiver. 这 设备 那 控制 这 数据 转移
是 知道 作 这 主控 和 这 其它 作 这 从动装置. 这 主控 总是 开始 这 转移 和 提供
这 串行 时钟 为 同步. 这 sta328 是总是 一个 从动装置 设备 在所有 的 它的 communications.
: 点此下载
