Bank
号码
vref bank 管脚 名字/函数 optional 函数(s) 配置
函数
F484 B672 F672 F780 dqs 为 x16 dqs 为 x32
DIFFIO
速 (1)
管脚 信息 为 这 stratix™ ep1s20 设备, ver 3.6
(便条 2)
B7 VREF0B7 IO DQ4B2 AA9 AE12
B7 VREF0B7 IO DQ4B1 Y10 AF12
B7 VREF0B7 IO DQ4B0 AA10 AG12
B7 VREF0B7 IO PGM1 M8 AC16 AC16 AA11
B7 VREF0B7 IO RDN7 T9 AB16 AB16 AC10
B7 VREF0B7 IO RUP7 N8 AD16 AD16 AB11
B7 VREF0B7 IO DQ3B7 AA8 W17 W17 AG11 DQ1B15 DQ0B31
B7 VREF0B7 IO DQ3B6 Y9 AE16 AE16 AH11 DQ1B14 DQ0B30
B7 VREF0B7 IO DQ3B5 Y8 Y17 Y17 AE11 DQ1B13 DQ0B29
B7 VREF1B7 IO dev_clrn P8 AF17 AF17 AC9
B7 VREF1B7 IO DQ3B4 U9 AA17 AA17 AF11 DQ1B12 DQ0B28
B7 VREF1B7 IO DQ3B3 V9 Y18 Y18 AE10 DQ1B11 DQ0B27
B7 VREF1B7 IO DQS3B W8 AE17 AE17 AG10 DQS1B
B7 VREF1B7 IO Y10
B7 VREF1B7 IO DQ3B2 W9 W18 W18 AH10 DQ1B10 DQ0B26
B7 VREF1B7 IO DQ3B1 V8 AB17 AB17 AF10 DQ1B9 DQ0B25
B7 VREF1B7 IO DQ3B0 U8 AA18 AA18 AD10 DQ1B8 DQ0B24
B7 VREF1B7 IO R8 AF20 AF20 AA10
B7 VREF1B7 IO AB9
B7 VREF1B7 IO FCLK5 T8 AC17 AC17 AC8
B7 VREF1B7 IO FCLK4 M7 AD17 AD17 AB10
B7 VREF1B7 VREF1B7 R7 AB18 AB18 AD9
B7 VREF1B7 IO DQ2B7 W7 AF18 AF18 AG9 DQ1B7 DQ0B23
B7 VREF1B7 IO DQ2B6 U6 AE18 AE18 AF9 DQ1B6 DQ0B22
B7 VREF1B7 IO DQ2B5 AB8 AF19 AF19 AE9 DQ1B5 DQ0B21
B7 VREF1B7 IO DQ2B4 V6 Y20 Y20 AH8 DQ1B4 DQ0B20
B7 VREF1B7 IO DQ2B3 AB7 AA19 AA19 AH9 DQ1B3 DQ0B19
B7 VREF1B7 IO DQS2B AA7 AB19 AB19 AE8 DQS0B
B7 VREF1B7 IO DQ2B2 U7 AD19 AD19 AD8 DQ1B2 DQ0B18
B7 VREF1B7 IO AA9
pt-ep1s20-3.6
版权 © 2006 altera corp.
管脚 列表
页 10 的 41
: 点此下载
