Bank
号码
vref bank 管脚 名字/函数 optional 函数(s) 配置
函数
F484 B672 F672 F780 dqs 为 x16 dqs 为 x32
DIFFIO
速 (1)
管脚 信息 为 这 stratix™ ep1s20 设备, ver 3.6
(便条 2)
B1 VREF0B1 IO diffio_tx15n N20 P7 P7 T22 高
B1 VREF0B1 IO diffio_rx14p R22 R6 R6 U26 高
B1 VREF0B1 IO diffio_rx14n R21 R7 R7 U25 高
B1 VREF0B1 IO diffio_tx14p P21 R8 R8 T19 高
B1 VREF0B1 IO diffio_tx14n P20 R9 R9 T20 高
B1 VREF0B1 IO diffio_rx13p T22 R4 R4 V27 高
B1 VREF0B1 IO diffio_rx13n T21 R5 R5 V28 高
B1 VREF0B1 IO diffio_tx13p T23 高
B1 VREF0B1 IO diffio_tx13n T24 高
B1 VREF0B1 IO diffio_rx12p U21 T3 T3 V26 高
B1 VREF0B1 IO diffio_rx12n U22 T2 T2 V25 高
B1 VREF0B1 IO diffio_tx12p T26 高
B1 VREF0B1 IO diffio_tx12n T25 高
B1 VREF0B1 VREF0B1 P18 T8 T8 R19
B1 VREF0B1 IO diffio_rx11p W28 高
B1 VREF0B1 IO diffio_rx11n W27 高
B1 VREF0B1 IO diffio_tx11p R20 T7 T7 U19 高
B1 VREF0B1 IO diffio_tx11n R19 T6 T6 U20 高
B1 VREF0B1 IO diffio_rx10p V22 T5 T5 W26 高
B1 VREF0B1 IO diffio_rx10n V21 T4 T4 W25 高
B1 VREF0B1 IO diffio_tx10p T20 U6 U6 U24 高
B1 VREF0B1 IO diffio_tx10n T19 U5 U5 U23 高
B1 VREF0B1 IO diffio_rx9p U2 U2 Y28 高
B1 VREF0B1 IO diffio_rx9n U1 U1 Y27 高
B1 VREF0B1 IO diffio_tx9p U8 U8 U21 高
B1 VREF0B1 IO diffio_tx9n N17 U7 U7 U22 高
B1 VREF0B1 IO diffio_rx8p U4 U4 Y26 高
B1 VREF0B1 IO diffio_rx8n U3 U3 Y25 高
B1 VREF0B1 IO diffio_tx8p U9 U9 V19 高
B1 VREF0B1 IO diffio_tx8n M17 V8 V8 V20 高
pt-ep1s20-3.6
版权 © 2006 altera corp.
管脚 列表
页 4 的 41