4
mpc850 (rev. 一个/b/c) 硬件 specifications
MOTOROLA
— 2-kbyte 操作指南 cache 和 1-kbyte 数据 cache (harvard architecture)
– caches 是 二-方法, 设置-associative
– physically addressed
– cache blocks 能 是 updated 和 一个 4-文字 线条 burst
– least-recently 使用 (lru) 替换 algorithm
– lockable 一个-线条 granularity
— 记忆 管理 单位 (mmus) 和 8-entry 转变 lookaside 缓存区
(tlbs) 和 全部地-associative 操作指南 和 数据 tlbs
— mmus 支持 多样的 页 sizes 的 4 kbytes, 16 kbytes, 256 kbytes, 512
kbytes, 和 8 mbytes; 16 模拟的 地址 spaces 和 第八 保护 groups
• 先进的 在-碎片 emulation debug 模式
• 数据 总线 动态 总线 sizing 为 8, 16, 和 32-位 buses
— 支持 传统的 68000 big-endian, 传统的 x86 little-endian 和 modified
little-endian 记忆 系统
— twenty-六 外部 地址 线条
• 完全地 静态的 设计 (0–80 mhz 运作)
• 系统 integration 单位 (siu)
— 硬件 总线 监控
— spurious 中断 监控
— 软件 看门狗
— periodic 中断 计时器
— 低-电源 停止 模式
— 时钟 synthesizer
— decrementer, 时间 根基, 和 real-时间 时钟 (rtc) 从 这 powerpc
architecture
— 重置 控制
— ieee 1149.1 测试 进入 端口 (jtag)
• 记忆 控制 (第八 banks)
— glueless 接口 至 dram 单独的 在-线条 记忆 modules (simms),
同步的 dram (sdram), 静态的 随机的-进入 记忆 (sram),
用电气 可编程序的 读-仅有的 记忆 (非易失存储器), flash 非易失存储器, 等
— 记忆 控制 可编程序的 至 支持 大多数 大小 和 速 记忆
接口
— 激励 碎片-选择 有 在 重置 (选项 为 8, 16, 或者 32-bit memory)
— 能变的 块 sizes, 32 kbytes 至 256 mbytes
: 点此下载
