2 altera 公司
最大值 7000a 可编程序的 逻辑 设备 数据 薄板
...和 更多
特性
■
4.5-ns 管脚-至-管脚 逻辑 延迟 和 计数器 发生率 的 向上 至
227.3 mhz
■
MultiVolt
TM
i/o 接口 使能 设备 核心 至 run 在 3.3 v, 当
i/o 管脚 是 兼容 和 5.0-v, 3.3-v, 和 2.5-v 逻辑 水平
■
管脚 counts ranging 从 44 至 256 在 一个 多样性 的 薄的 四方形 flat 包装
(tqfp), 塑料 四方形 flat 包装 (pqfp), 球-grid 排列 (bga), space-
节省 fineline bga
TM
, 和 塑料 j-含铅的 碎片 运输车 (plcc)
包装
■
支持 hot-socketing 在 最大值 7000ae 设备
■
可编程序的 interconnect 排列 (pia) 持续的 routing 结构
为 快, predictable 效能
■
pci-兼容
■
总线-friendly architecture, 包含 可编程序的 回转-比率 控制
■
打开-流 输出 选项
■
可编程序的 macrocell 寄存器 和 单独的 clear, preset,
时钟, 和 时钟 使能 控制
■
可编程序的 电源-向上 states 为 macrocell 寄存器 在
最大值 7000ae 设备
■
可编程序的 电源-节省 模式 为 50
%
或者 更好 电源
减少 在 各自 macrocell
■
configurable expander 产品-期 分发, 准许 向上 至
32 产品 条款 每 macrocell
■
可编程序的 安全 位 为 保护 的 专卖的 设计
■
6 至 10 管脚- 或者 逻辑-驱动 输出 使能 信号
■
二 global 时钟 信号 和 optional 倒置
■
增强 interconnect resources 为 改进 routability
■
快 输入 建制 时间 提供 用 一个 专心致志的 path 从 i/o 管脚 至
macrocell 寄存器
■
可编程序的 输出 回转-比率 控制
■
可编程序的 地面 管脚
■
软件 设计 支持 和 自动 放置-和-route 提供 用
altera’s 开发 系统 为 windows-为基础 pcs 和 sun
sparcstation, 和 hp 9000 序列 700/800 workstations
■
额外的 设计 entry 和 simulation 支持 提供 用 edif
2 0 0 和 3 0 0 netlist files, 库 的 parameterized modules (lpm),
verilog hdl, vhdl, 和 其它 接口 至 popular eda tools 从
manufacturers 此类 作 cadence, exemplar 逻辑, mentor graphics,
orcad, synopsys, synplicity, 和 veribest
■
程序编制 支持 和 altera’s 主控 程序编制 单位
(mpu), masterblaster
TM
串行/普遍的 串行 总线 (usb)
communications 缆索, byteblastermv
TM
并行的 端口 下载
缆索, 和 bitblaster
TM
串行 下载 缆索, 作 好 作
程序编制 硬件 从 第三-群 manufacturers 和 任何
Jam
TM
stapl 文件 (
.jam
), jam 字节-代号 文件 (
.jbc
), 或者 串行 vector
format 文件- (
.svf
) 有能力 在-电路 tester
: 点此下载
