altera 公司 1–1
march 2005
1. 介绍
介绍
这 stratix
®
ii fpga 家族 是 为基础 在 一个1.2-v, 90-nm, 所有-layer 铜
sram 处理 和 特性 一个 新逻辑 结构 那 maximizes
效能, 和 使能 设备 densities approaching 180,000
相等的 逻辑 elements (les). stratix ii 设备 提供 向上 至 9 mbits 的
在-碎片, trimatrix™ 记忆 为 要求, 记忆 intensive
产品 和 有 向上 至 96 dsp blocks 和 向上 至 384 (18-位 × 18-位)
multipliers 为 效率高的 implementati在 的 高 效能 过滤 和
其它 dsp 功能. 各种各样的 高-speed 外部 记忆 接口 是
supported, 包含 翻倍 数据 比率 (ddr) sdram 和 ddr2
sdram, rldram ii, 四方形 数据 比率 (qdr) ii sram, 和 单独的 数据
比率 (sdr) sdram. stratix ii 设备 支持 各种各样的 i/o standards
along 和 支持 为 1-gigabit 每 第二 (gbps) 源 同步的
signaling 和 dpa 电路系统. stratix ii 设备 提供 一个 完全 时钟
管理 解决方案 和 内部的时钟 频率 的 向上 至 550 MHz
和 向上 至 12 阶段-锁 循环 (plls). stratix ii 设备 是 也 这
工业’s 第一 fpgas和 这 能力 至 decrypt 一个 配置
bitstream 使用 这 先进的 encryption 标准 (aes) algorithm 至
保护 设计.
特性
这 stratix ii 家族 提供 这 下列的 特性:
■
15,600 至 179,400 相等的 les; 看表格 1–1
■
新 和 革新的 adaptive 逻辑 单元 (alm), 这 基本
building 块 的 这Stratix ii architecture,maximizes 效能
和 resource 用法 效率
■
向上 至 9,383,040 内存 位 (1,172,880 字节) 有 没有
减少 逻辑 resources
■
TriMatrix
记忆 consisting 的 三内存 块 sizes 至 执行
真实 双-端口 记忆 和 first-在 第一-输出 (先进先出) 缓存区
■
高-速 dsp blocks 提供专心致志的 implementation 的
multipliers (在 向上 至 450 mhz), multiply-accumulate功能, 和
finite impulse response (fir) 过滤
■
向上 至 16 global clocks 和 24 clocking resources 每 设备 区域
■
时钟 控制 块 支持 dynamic 时钟 网络 使能/使不能运转,
这个 准许 时钟 网络 至 电源 向下 至 减少 电源
消耗量 在 用户 模式
■
向上 至 12 plls (四 增强 plls和 第八 快 plls) 每 设备
提供 展开 spectrum, 可编程序的 带宽, 时钟 转变-
在, real-时间 pll reconfiguration, 和 先进的 multiplication
和 阶段 shifting
sii51001-2.1
: 点此下载
