altera 公司 2–1
march 2005
2. Stratix ii architecture
函数的
描述
Stratix
®
ii 设备 包含 一个 二-dimensional 行- 和 column-为基础
architecture 至 执行 custom 逻辑. 一个 序列 的 column 和 行
interconnects 的 varying 长度 和速 提供 信号 interconnects
在 逻辑 排列 blocks (labs), memory 块 结构 (m512 内存,
m4k 内存, 和 m-内存 blocks), 和数字的 信号 处理 (dsp)
blocks.
各自 lab 组成 的 第八 adaptive 逻辑 modules (alms). 一个 alm 是
这 stratix ii 设备 家族’s 基本 building 块 的 逻辑 供应
效率高的 implementation 的 用户 logic 功能. labs是 grouped 在
rows 和 columns 横过 这 设备.
m512 内存 blocks 是 简单的 双-端口记忆 blocks 和 512 位 加
parity (576 位). 这些 blocks provide 专心致志的 简单的 双-端口 或者
单独的-端口 记忆 向上 至 18-位 宽在 向上 至 500 mhz. m512 blocks 是
grouped 在 columns 横过 这 设备 在 在 确实 labs.
m4k 内存 blocks 是 真实 双-端口 memory blocks 和 4k 位 加
parity (4,608 位). 这些blocks 提供 专心致志的 真实 双-端口, 简单的
双-端口, 或者 单独的-port 记忆 向上 至 36-位 宽 在 向上 至 550 mhz.
这些 blocks 是 grouped 在 columns 横过 这 设备 在 在
确实 labs.
m-内存 blocks 是 真实 双-端口 memory blocks 和512k 位 加
parity (589,824 位). 这些 blocks提供 专心致志的 真实 双-端口,
简单的 双-端口, 或者 单独的-端口 memory 向上 至 144-位 宽 在 向上 至
400 mhz. 一些 m-内存 blocks 是 located individually 在 这 设备's
逻辑 排列.
dsp blocks 能 执行 向上 至 either 第八 全部-精确 9 × 9-位
multipliers, 四 全部-精确 18 × 18-位 multipliers, 或者 一个
全部-精确 36 × 36-位 乘法器 with 增加 或者 减去 特性. 这
dsp blocks 支持 q1.15 formatrounding 和 饱和 在 这
乘法器 和 accumulator stages.这些 blocks 也 包含 变换
寄存器 为 数字的 信号 处理 产品, 包含 finite
impulse 回馈 (fir) 和 极大的impulse 回馈 (iir) 过滤. dsp
blocks 是 grouped 在 columns 横过 这 设备.
各自 stratix ii 设备 i/o 管脚 是 喂养用 一个 i/o 元素 (ioe) located 在
这 终止 的 lab rows 和 columns around 这 periphery 的 这 设备.
i/o 管脚 支持 numerous 单独的-终止ed 和 差别的 i/o standards.
sii51002-2.1
: 点此下载
