Overview
rev.1.10 2003.05.28 页 9 的 61
m16c/62 组 (m16c/62p)
V
CC1
, v
CC2
,
V
SS
CNV
SS
X
在
X
输出
字节
AV
CC
AV
SS
V
REF
P0
0
至 p0
7
D
0
至 d
7
P1
0
至 p1
7
D
8
至 d
15
P2
0
至 p2
7
一个
0
至 一个
7
一个
0
/d
0
至
一个
7
/d
7
一个
0
一个
1
/d
0
至
一个
7
/d
6
P3
0
至 p3
7
一个
8
至 一个
15
一个
8
/d
7
,
一个
9
至 一个
15
P4
0
至 p4
7
信号 名字
电源 供应
输入
CNV
SS
重置 输入
时钟 输入
时钟 输出
外部 数据
总线 宽度
选择 输入
相似物 电源
供应 输入
涉及
电压 输入
i/o 端口 p0
i/o 端口 p1
i/o 端口 p2
i/o 端口 p3
i/o 端口 p4
应用 2.7v 至 5.5 v 至 这 v
CC1
和 v
CC2
管脚 和 0 v 至 这 v
SS
管脚. 这 vcc 应用 情况 是 那 v
CC2
≤
V
CC1
函数
这个 管脚 switches 在 处理器 模式. 连接 这个 管脚 至
V
SS
管脚 当 之后 一个 重置 你 want 至 开始 运作 在 单独的-
碎片 模式 (记忆 expansion 模式) 或者 这 v
CC1
管脚 当
开始 运作 在 微处理器 模式.
“l” 在 这个 输入 resets 这 microcomputer.
这些 管脚 是 提供 为 这 主要的 时钟 generating 电路 输入/
输出. 连接 一个 陶瓷的 共振器 或者 结晶 在 这 x
在
和 这 x
输出
管脚. 至 使用 一个 externally 获得 时钟, 输入 它 至
这 x
在
管脚 和 leave 这 x
输出
管脚 打开.
这个 管脚 选择 这 宽度 的 一个 外部 数据 总线. 一个 16-位 宽度 是
选择 当 这个 输入 是 “l”; 一个 8-位 宽度 是 选择 当 这个
输入 是 “h”. 这个 输入 必须 是 fixed 至 也 “h” 或者 “l”. 连接
这个 管脚 至 这 v
SS
管脚 当 运行 在 单独的-碎片 模式.
这个 管脚 是 一个 电源 供应 输入 为 这 一个-d 转换器. 连接
这个 管脚 至 v
CC1
.
这个 管脚 是 一个 电源 供应 输入 为 这 一个-d 转换器. 连接
这个 管脚 至 v
SS
.
这个 管脚 是 一个 涉及 电压 输入 为 这 一个-d 转换器.
这个 是 一个 8-位 cmos i/o 端口. 这个 端口 有 一个 输入/输出 选择
方向 寄存器, 准许 各自 管脚 在 那 端口 至 是 directed 为
输入 或者 输出 individually.
如果 任何 端口 是 设置 为 输入, 选择 能 是 制造 为 它 在 一个 程序
whether 或者 不 至 有 一个 拉-向上 电阻 在 4 位 单位. 这个 选择
是 无法得到 在 记忆 extension 和 微处理器 模式.
这个 端口 能 函数 作 输入 管脚 为 这 一个-d 转换器 当 所以
选择 在 一个 程序.
当 设置 作 一个 独立的 总线, 这些 管脚 输入 和 输出 数据 (d
0
–D
7
).
这个 是 一个 8-位 i/o 端口 相等的 至 p0. p1
5
至 p1
7
也 函数
作 int 中断 输入 管脚 作 选择 用 一个 程序.
当 设置 作 一个 独立的 总线, 这些 管脚 输入 和 输出 数据
(d
8
–D
15
).
这个 是 一个 8-位 i/o 端口 相等的 至 p0. 这个 端口 能 函数 作
输入 管脚 为 这 一个-d 转换器 当 所以 选择 在 一个 程序.
这些 管脚 输出 8 低-顺序 地址 位 (一个
0
至 一个
7
).
如果 这 外部 总线 是 设置 作 一个 8-位 宽 多路复用 总线, 这些
管脚 输入 和 输出 数据 (d
0
至 d
7
) 和 输出 8 低-顺序
地址 位 (一个
0
至 一个
7
) separated 在 时间 用 multiplexing.
如果 这 外部 总线 是 设置 作 一个 16-位 宽 多路复用 总线, 这些
管脚 输入 和 输出 数据 (d
0
至 d
6
) 和 输出 地址 (一个
1
至 一个
7
)
separated 在 时间 用 multiplexing. 它们 也 输出 地址 (一个
0
).
这个 是 一个 8-位 i/o 端口 相等的 至 p0.
这些 管脚 输出 8 middle-顺序 地址 位 (一个
8
至 一个
15
).
如果 这 外部 总线 是 设置 作 一个 16-位 宽 多路复用 总线, 这些
管脚 输入 和 输出 数据 (d
7
) 和 输出 地址 (一个
8
)
separated 在 时间 用 multiplexing. 它们 也 输出 地址 (一个
9
至 一个
15
).
这个 是 一个 8-位 i/o 端口 相等的 至 p0.
管脚 名字
输入
输入
输入
输出
输入
输入
输入/输出
输入/输出
输入/输出
输入/输出
i/o 类型
相似物 电源
供应 输入
输入/输出
输出
输入/输出
输出
输入/输出
输入/输出
输出
输入/输出
输出
输入/输出
输出
输出
一个
16
至 一个
19
,
CS
0
至 cs
3
这些 管脚 输出 一个
16
至 一个
19
和 cs
0
至 cs
3
信号. 一个
16
至 一个
19
是 4 高- 顺序 地址 位. cs
0
至 cs
3
是 碎片 选择 信号
使用 至 具体说明 一个 进入 空间.
重置
(便条)
电源 供应
V
CC1
V
CC2
V
CC1
V
CC1
V
CC2
V
CC2
V
CC2
V
CC2
表格 1.1.4 管脚 描述 (100-管脚 和 128-管脚 包装)
便条: 在 这个 手工的, hereafter, v
CC
谈及 至 v
CC1
除非 否则 指出.
: 点此下载
