AD9911
rev. 0 | 页 3 的 44
一般 描述
这 dds acts 作 一个 高 决议 频率 分隔物 和 这
ref_clk 作 这 输入 和 这 dac 供应 这 输出. 这
ref_clk 输入 能 是 驱动 直接地 或者 使用 在 结合体
和 一个 整体的 ref_clk 乘法器 (pll). 这 ref_clk
输入 也 特性 一个 振荡器 电路 至 支持 一个 外部
结晶 作 这 ref_clk 源. 这 结晶 能 是 使用 在
结合体 和 这 ref_clk 乘法器.
这 ad9911 i/o 端口 提供 多样的 配置 至 提供
重大的 flexibility. 这 i/o 端口 提供 一个 spi-兼容
模式 的 运作 那 是 virtually 完全同样的 至 这 spi 运作
建立 在 早期 相似物 设备 dds 产品.
flexibility 是 提供 用 四 数据 管脚 (管脚 sdio_0,
管脚 sdio_1, 管脚 sdio_2, 和 管脚 sdio_3) 那 准许 四
可编程序的 模式 的 i/o 运作.
这 dac 输出 是 供应 关联 和 必须 是 terminated
intoAVDDby一个resistor一个nd一个nAVDDcenter-t一个ppedtr一个ns-
former. 这 dac 有 它的 自己的 可编程序的 涉及 至 使能
不同的 全部-规模 电流.
这 dds 核心 (这 avdd 管脚 和 这 dvdd 管脚) 是 powered
用 一个 1.8 v 供应. 这 数字的 i/o 接口 (spi) 运作 在
3.3 v 和 需要 那 这 管脚 dvdd_i/o (管脚 49) 是
连接 至 3.3 v.
函数的 块 图解
AD9911
32
ftw/
Δ
FTW
同步_clk
clk_模式_sel
缓存区/
XTAL
振荡器
系统
CLK
1.8v
AVDD DVDD
同步_在
同步_输出
i/o_更新
32
32
阶段/
Δ
阶段
放大/
Δ
放大
1014
1015
IOUT
10
DAC
IOUT
dac_rset
ref_clk
ref_clk
pwr_dwn_ctl
主控_重置
SCLK
sdio_0
sdio_1
sdio_2
sdio_3
CS
定时 和 控制 逻辑
可称量的
dac ref
电流
MUX
MUX
i/o
端口
缓存区
控制
寄存器
C
H
一个
N
N
E
L
R
E
G
I
S
T
E
R
S
PROFILE
寄存器
÷4
ref 时钟
乘法器
4× 至 20×
1.8v
P0 P1 P2 P3 dvdd_i/o
cos(x)
Σ
Σ
Σ Σ
DDS
核心
DDS
核心
DDS
核心
spurkiller/
multi-声调
MUX
05785-001
3.3v
循环 过滤
图示 2. 函数的 块 图解
: 点此下载
