ADF4113HV
rev. 0 | 页 10 的 20
阶段 频率 探测器 (pfd) 和
承担 打气
这 pfd takes 输入 从 这 r 计数器 和 n 计数器 和
生产 一个 输出 均衡的 至 这 阶段 和 频率
区别 在 它们.
图示 17是 一个 simplified 图式.
这 pfd 包含 一个 可编程序的 延迟 元素 那 控制
这 宽度 的 这 antibacklash 脉冲波. 这个 脉冲波 确保 那
那里 是 非 dead zone 在 这 pfd 转移 函数 和 迷你-
mizes 阶段 噪音 和 涉及 spurs. 二 位 在 这 涉及
计数器 获得, abp2 和 abp1, 控制 这 宽度 的 这 脉冲波.
看
图示 20. 这 仅有的 推荐 设置 为 这 antiback-
lash 脉冲波 宽度 是 7.2 ns.
可编程序的
延迟
U3
CLR2
Q2D2
U2
CLR1
Q1D1
承担
打气
向下
向上
高
高
U1
ABP1 ABP2
r 分隔物
n 分隔物
cp 输出
r 分隔物
n 分隔物
CP
CPGND
V
P
06223-017
图示 17. pfd simplified schematic 和 定时 (在 锁)
muxout 和 锁 发现
这 输出 多路调制器 在 这 adf4113hv 准许 这 用户 至
进入 各种各样的 内部的 点 在 这 碎片. 这 状态 的 muxout
是 控制 用 m3, m2, 和 m1 在 这 函数 获得.
图示 22
显示 这 全部 真实 表格 (函数 获得 编排).
图示 18显示
这 muxout 部分 在 块 图解 表格.
控制MUX
DV
DD
MUXOUT
DGND
ANALOG 锁 发现
数字的 锁 发现
R 计数器 输出
N 计数器 输出
SDOUT
06223-018
图示 18. muxout 电路
锁 发现
muxout 能 是 编写程序 为 二 类型 的 锁 发现:
数字的 锁 发现 和 相似物 锁 发现.
数字的 锁 发现 是 起作用的 高. 当 ldp 在 这 ab 计数器
获得 是 设置 至 0, 数字的 锁 发现 是 设置 高 当 这 阶段
错误 在 five consecutive 阶段 探测器 (pd) 循环 是 较少 比
10 ns. 和 ldp 设置 至 1, five consecutive 循环 的 较少 比
3 ns 是 必需的 至 设置 这 锁 发现. 它 stays 高 直到 一个 阶段
错误 更好 比 25 ns 是 发现 在 任何 subsequent pd 循环.
运作 这 n-频道, 打开-流, 相似物 锁 发现 和 一个
10 kΩ 名义上的 外部 拉-向上 电阻. 当 锁 有 被
发现, 这个 输出 是 高 和 narrow 低-going 脉冲.
输入 变换 寄存器
这 adf4113hv 数字的 部分 包含 一个 24-位 输入 变换
寄存器, 一个 14-位 r 计数器, 和 一个 19-位 n 计数器 comprising
一个 6-位 一个 计数器 和 一个 13-位 b 计数器. 数据 是 clocked 在
这 24-位 变换 寄存器 在 各自 rising 边缘 的 clk, msb 第一.
数据 是 transferred 从 这 变换 寄存器 至 一个 的 三 latches
在 这 rising 边缘 的 le. 这 destination 获得 是 决定 用
这 状态 的 这 二 控制 位 (c2, c1) 在 这 变换 寄存器.
这些 是 这 二 lsbs, db1 和 db0, 作 显示 在
图示 2.
这 真实 表格 为 这些 位 是 显示 在
Table6.图示 19
显示 一个 summary 的 如何 这 latches 是 编写程序.
表格 6. c2, c1 真实 表格
控制 位
c2 c1 数据 获得
0 0 r 计数器
0 1 n 计数器 (一个 和 b)
1 0 函数 获得 (包含 预分频器)
: 点此下载
