adv7390/adv7391/adv7392/adv7393
rev. 0 | 页 7 的 96
数字的 定时 规格
V
DD
= 1.71 v 至 1.89 v, pv
DD
= 1.71 v 至 1.89 v, v
AA
= 2.6 v 至 3.465 v, v
dd_io
= 2.97 v 至 3.63 v.
所有 规格 t
最小值
至 t
最大值
(−40°c 至 +85°c), 除非 否则 指出.
表格 7.
参数 情况
1
最小值 典型值 最大值 单位
video 数据 和 video 控制 端口
2,3
数据 输入 建制 时间, t
11
4
sd 2.1 ns
ed/hd-sdr 2.3 ns
ed/hd-ddr 2.3 ns
ed (在 54 mhz) 1.7 ns
数据 输入 支撑 时间, t
12
4
SD 1.0 ns
ed/hd-sdr 1.1 ns
ed/hd-ddr 1.1 ns
ed (在 54 mhz) 1.0 ns
控制 输入 建制 时间, t
11
4
SD 2.1 ns
ed/hd-sdr 或者 ed/hd-ddr 2.3 ns
ed (在 54 mhz) 1.7 ns
控制 输入 支撑 时间, t
12
4
SD 1.0 ns
ed/hd-sdr 或者 ed/hd-ddr 1.1 ns
ed (在 54 mhz) 1.0 ns
控制 输出 进入 时间, t
13
4
SD 12 ns
ed/hd-sdr, ed/hd-ddr, 或者 ed (在 54 mhz) 10 ns
控制 输出 支撑 时间, t
14
4
SD 4.0 ns
ed/hd-sdr, ed/hd-ddr, 或者 ed (在 54 mhz) 3.5 ns
pipeline 延迟
5
SD
1
cvbs/yc 输出 (2×) sd oversampling 无能 68 时钟 循环
cvbs/yc 输出 (8×) sd oversampling 无能 79 时钟 循环
cvbs/yc 输出 (16×) sd oversampling 使能 67 时钟 循环
组件 输出 (2×) sd oversampling 无能 78 时钟 循环
组件 输出 (8×) sd oversampling 无能 69 时钟 循环
组件 输出 (16×) sd oversampling 使能 84 时钟 循环
ED
1
组件 输出 (1×) ed oversampling 无能 41 时钟 循环
组件 输出 (4×) ed oversampling 无能 49 时钟 循环
组件 输出 (8×) ed oversampling 使能 46 时钟 循环
HD
1
组件 输出 (1×) hd oversampling 无能 40 时钟 循环
组件 输出 (2×) hd oversampling 无能 42 时钟 循环
组件 输出 (4×) hd oversampling 使能 44 时钟 循环
重置控制
重置低 时间
100 ns
1
sd = 标准 定义, ed = 增强 定义 (525p/625p),hd = 高 定义, sdr = 单独的 数据 比率, ddr = 双 数据比率.
2
video 数据: p[15:0]为 adv7392/adv7393 或者 p[7:0] 为 adv7390/adv7391.
3
video 控制:
HSYNC
和
VSYNC
.
4
有保证的 用 描绘.
5
有保证的 用 设计.
: 点此下载
