powerpc 405cr embedded 控制 数据 薄板
8
sdram 记忆 控制
这 ppc405cr 记忆 控制 核心 提供 一个 低 latency 进入 path 至 sdram 记忆. 一个 多样性 的
系统 记忆 配置 是 supported. 这 记忆 控制 支持 向上 至 四 logical banks. 向上 至
256mb 每 bank 是 supported, 向上 至 一个 最大 的 1gb. 记忆 timings, 地址 和 bank sizes, 和
记忆 寻址 模式 是 可编程序的.
特性 包含:
• 11x8 至 13x11 寻址 为 sdram (2- 和 4-bank)
• 记忆 总线 运作 在 一样 频率 作 plb
• 32-位 记忆 接口 支持
• 可编程序的 地址 对比 为 各自 bank 的 记忆
- 4gb 的 地址 空间
• 工业 标准 168-管脚 dimms 是 supported (一些 configurations)
• 向上 至 133mhz 记忆, 包含 pc133 支持
• 4mb 至 256mb 每 bank
• 可编程序的 地址 mapping 和 定时
• 自动 refresh
• 页 模式 accesses 和 向上 至 4 打开 页
• 同步 dram configuration 通过 模式 设置 command
• 电源 管理 (自-refresh)
• 错误 checking 和 纠正 (ecc) 支持
- 标准 秒/ded coverage
- 排整齐 nibble 错误 发现
- 地址 错误 logging
- mixed ecc/非-ecc banks
- 绕过 模式
外部 附带的 总线 控制 (ebc)
• 向上 至 第八 只读存储器, 非易失存储器, sram, flash, 和 从动装置 附带的 i/o banks supported
• 向上 至 50mhz 运作
• burst 和 非-burst 设备
• 8-, 16-, 32-位 字节-addressable 数据 总线 宽度 支持
• 获得 数据 在 准备好, 同步的 或者 异步的