altera 公司 7
最大值 3000a 可编程序的 逻辑 设备 家族 数据 薄板
各自 可编程序的 寄存器 能 是 clocked 在 三 不同的 模式:
■
global 时钟 信号 模式, 这个 achieves 这 fastest 时钟-至-输出
效能.
■
global 时钟 信号 使能 用 一个 起作用的-高 时钟 使能. 一个 时钟
使能 是 发生 用 一个 产品 期. 这个 模式 提供 一个 使能
在 各自 flipflop 当 安静的 实现 这 快 时钟-至-输出
效能 的 这 global 时钟.
■
排列 时钟 执行 和 一个 产品 期. 在 这个 模式, 这
flipflop 能 是 clocked 用 信号 从 buried macrocells 或者 i/o 管脚.
二 global 时钟 信号 是 有 在 最大值 3000a 设备. 作 显示
在图示 1, 这些 global 时钟 信号 能 是 这 真实 或者 这 complement
的 也 的 这 二 global 时钟 管脚,
GCLK1
或者
GCLK2
.
各自 寄存器 也 支持 异步的 preset 和 clear 功能. 作
显示 在图示 2, 这 产品-期 选择 矩阵变换 allocates 产品 条款
至 控制 这些 行动. 虽然 这 产品-期-驱动 preset 和
clear 从 这 寄存器 是 起作用的 高, 起作用的-低 控制 能 是 得到
用 反相的 这 信号 在里面 这 逻辑 排列. 在 增加, 各自 寄存器
clear 函数 能 是 individually 驱动 用 这 起作用的-低 专心致志的
global clear 管脚 (
GCLRn
).
expander 产品 条款
虽然 大多数 逻辑 功能 能 是 执行 和 这 five 产品
条款 有 在 各自 macrocell, 高级地 complex 逻辑 功能 需要
额外的 产品 条款. 另一 macrocell 能 是 使用 至 供应 这
必需的 逻辑 resources. 不管怎样, 这 最大值 3000a architecture 也
提供 两个都 shareable 和 并行的 expander 产品 条款 (“expanders”)
那 提供 额外的 产品 条款 直接地 至 任何 macrocell 在 这
一样 lab. 这些 expanders 帮助 确保 那 逻辑 是 synthesized 和 这
fewest 可能 逻辑 resources 至 获得 这 fastest 可能 速.
shareable expanders
各自 lab 有 16 shareable expanders 那 能 是 viewed 作 一个 pool 的
uncommitted 单独的 产品 条款 (一个 从 各自 macrocell) 和
inverted 输出 那 喂养 后面的 在 这 逻辑 排列. 各自 shareable
expander 能 是 使用 和 shared 用 任何 或者 所有 macrocells 在 这 lab 至
build complex 逻辑 功能. 一个 小 延迟 (
t
SEXP
) 是 incurred 当
shareable expanders 是 使用.图示 3显示 如何 shareable expanders
能 喂养 多样的 macrocells.
: 点此下载
