7-19
12,000 usable pld 门 pasic 3 fpga 结合 高 效能
和
高 密度
ql3012 - pasic 3 fpga
TM
ql3012 rev c
ql3012 - pasic 3 fpga
设备 最好的部分
高 效能 &放大; 高 密度
■
12,000 usable pld 门 和 118 i/os
■
16-位 计数器 speeds 在 300 mhz, 数据 path speeds 在
400 mhz
■
0.35um 四-layer metal 非-易变的 cmos 处理 为
smallest 消逝 sizes
容易 至 使用 / 快 开发 循环
■
100% routable 和 100% utilization 和 完全
管脚-输出 稳固
■
能变的-grain 逻辑 cells 提供 高 效能 和
100% utilization
■
comprehensive 设计 tools 包含 高 质量
verilog/vhdl 综合
先进的 i/o capabilites
■
接口 和 两个都 3.3 volt 和 5.0 volt 设备
■
pci 一致的 和 3.3v 和 5.0v buses 为 -1/-2/-3/-4
速 grades
■
全部 jtag boundary scan
■
注册 i/o cells 和 individually 控制 clocks 和
输出 使能
总的 的 118 i/o 管脚
■
110 双向的 输入/输出 管脚, pci-一致的 为 5.0 volt
和 3.3 volt buses 为 -1/-2/-3/-4 速 grades
■
4 高-驱动 输入-仅有的 管脚
■
4 高-驱动 输入/distributed 网络 管脚
四 低-skew distributed 网络
■
二 排列 时钟/控制 网络 有 至 这 逻辑 cell flip-
flop 时钟, 设置 和 重置 输入 - 各自 驱动 用 一个 输入-仅有的 管脚
■
六 global 时钟/控制 网络 有 至 这 逻辑 cell f1,
时钟 设置 和 重置 输入 和 这 输入 和 i/o 寄存器 时钟,
重置 和 使能 输入 作 好 作 这 输出 使能 控制 - 各自
驱动 用 一个 输入-仅有的 或者 i/o 管脚, 或者 任何 逻辑 cell 输出 或者 i/o
cell 反馈
高 效能
■
输入 + 逻辑 cell + 输出 总的 延迟 下面 6 ns
■
数据 path speeds 在 400 mhz
■
计数器 speeds 在 300 mhz
D
EVICE
H
IGHLIGHTS
图示 1. 320 逻辑 cells
产品 summary
这 ql3012 是 一个 12,000 usable pld 门 成员 的
这 pasic 3 家族 的 fpgas. pasic 3 fpgas 是
fabricated 在 一个 0.35mm 四-layer metal 处理
使用 quicklogic’s 专利的 vialink 技术 至
提供 一个 唯一的 结合体 的 高 效能,
高 密度, 低 费用, 和 extreme 使容易-的-使用.
这 ql3012 包含 320 逻辑 cells. 和 一个
最大 的 118 i/os, 这 ql3012 是 有 在
84-管脚 plcc, 100-管脚 tqfp, 和 144-pin tqfp
包装.
软件 支持 为 这 完全 pasic 3 家族,
包含 这 ql3012, 是 有 通过 三 基本
包装. 这 turnkey quickworks
“
包装
提供 这 大多数 完全 fpga 软件 解决方案
从 设计 entry 至 逻辑 综合, 至 放置 和
route, 至 simulation. 这 quicktools
TM
为
workstations 包装 提供 一个 解决方案 为
designers who 使用 cadence, exemplar, mentor,
synopsys, synplicity, viewlogic, veribest, 或者 其它
第三-群 tools 为 设计 entry, 综合, 或者
simulation.
P
RODUCT
S
UMMARY
: 点此下载
