40mx 和 42mx fpga families
1-2 v6.0
这 42mx 设备 包含 三 类型 的 逻辑 modules:
combinatorial (c-modules),sequential (s-modules) 和
decode (d-modules).图示 1-2illustrates 这
combinatorial 逻辑 单元. 这 s-单元, 显示 在
图示 1-3, 实现 这 一样 combinatorial 逻辑
函数 作 这 c-单元 当 adding 一个 sequential
元素. 这 sequential 元素 能 是 配置 作
也 一个 d-flip-flop 或者 一个 transparent 获得. 这 s-单元
寄存器 能 是 绕过 所以那 它 实现 purely
combinatorial 逻辑.
图示 1-2 •
42mx c-单元 implementation
D00
D01
D10
D11
S0
S1
Y
A0
B0
A1
B1
图示 1-3 •
42mx s-单元 implementation
CLR
向上 至 7-输入 函数 加 d-类型 flip-flop 和 clear
向上 至 4-输入 函数 加 获得 和 clear
D0
D1
S
Y
D
Q
门
CLR
输出
向上 至 8-输入 函数 (一样 作 c-单元)
D00
D01
D10
D11
S1
S0
Y
输出
向上 至 7-输入 函数 加 获得
D00
D01
D10
D11
S1
S0
Y
OU
T
门
D
Q
D00
D01
D10
D11
S1
S0
Y
D
Q 输出