TDA9109A
12/47
便条: 3
这个 延迟 是 mandatory 至 避免 一个 wrong 发现 的 极性 改变 在 这 情况 的 一个 composite 同步.
便条: 4
看 图示 10 为 explanation 的 涉及 阶段.
便条: 5
这些 参数 是 不 测试 在 各自 单位. 它们 是 量过的 在 我们的 内部的 资格.
便条: 6
一个 大 范围 将 是 得到 用 应用.
便条: 7
Hjit = 10
6
x (standard 背离/horizontal 时期)
便条: 8
职责 循环 是 这 比率 在 这 输出 晶体管 OFF time 和 这 时期. 这 电源 transistor 是
控制 止 当 这 输出 晶体管 是 的f.
便条: 9
最初的 情况 为 Safe Operation 开始 向上.
2nd PLL SECTION 和 HORIZONTAL 输出 SECTI在
FBth
Flyback 输入 门槛 电压 (管脚
12)
0.65 0.75 V
Hjit Horizontal Jitter (看
7
) 在 31.4khz 70 ppm
HDmin
HDmax
Horizontal 驱动 Output 职责-循环
(管脚 26) (看
8
)
sub-地址 00
字节 x1111111
字节 x0000000 (看
9
)
30
65
%
%
XRAYth
x-ray 保护 输入 门槛
电压,
管脚 25, 看 图示 14 7.6 8.2 8.8 V
Vphi2
内部的 夹紧 水平 在 2nd PLL
循环 过滤 (管脚 4)
低 水平的
高 水平的
1.6
4.2
V
V
VSCinh
门槛 电压 至 停止 h-输出, v-
输出, b-输出 和 重置 XRAY 当 V
CC
< VSCinh (看 Figure14)
管脚 29 7.5 V
HDvd Horizontal 驱动 Output (低 水平的) 管脚 26, I
输出
= 30mA 0.4 V
标识 参数 测试 Conditions 最小值 典型值 最大值 单位
: 点此下载
