AD1671
rev. b
–10–
单极的 (0 v 至 +2.5 v) 校准
这 连接 为 这 0 v 至 +2.5 v 输入 范围 校准 是
显示 在 图示 11. 图示 11 显示 一个 例子 的 如何 这
补偿 错误 能 是 修整 在 front 的 这 ad1671. 这 proce-
dure 为 修整 这 补偿 和 增益 errors 是 这 一样 作 为
这 单极的 5 v 范围.
AIN1
AIN2
5k
5k
sha 输出
bpo/upo
AD1671
ref 在
ref 输出
SHA
补偿 adj
+15V
1k
0 至 +2.5v
V
在
10k
10k
R2
2k
增益
ADJ
1µF
R1
AD845
1k
Ω
390
Ω
图示 11. 单极的 (0 v 至 +2.5 v) 校准
双极 (
2.5 v) 校准
这 连接 为 这 双极
±
2.5 v 输入 范围 是 显示 在
图示 12.
AIN1
AIN2
5k
5k
sha 输出
bpo/upo
AD1671
ref 在
ref 输出
SHA
补偿 adj
+15V
1k
V
在
10k
10k
R2
2k
增益
ADJ
1µF
R1
AD845
1k
Ω
390
Ω
–2.5v 至 +2.5v
图示 12. 双极 (
±
2.5 v) 校准
输出 latches
图示 13 显示 这 ad1671 连接 至 这 74hc574 octal
d-类型 边缘-triggered latches 和 3-状态 输出. 这 获得
能 驱动 高级地 电容的 负载 (i.e., 总线 线条, i/o 端口) 当
维持 这 数据 信号 integrity. 这 最大 建制 和
支撑 时间 的 这 574 类型 获得 必须 是 较少 比 20 ns (t
DD
和 t
SS
最小). 至 satisfy 这 (所需的)东西 的 这 574 类型
获得 这 推荐 逻辑 families 是 s, 作, als, f 或者
bct. 新 数据 从 这 ad1671 是 latched 在 这 rising 边缘
的 这 dav (管脚 16) 输出 脉冲波. previous 数据 能 是 latched
用 反相的 这 dav 输出 和 一个 7404 类型 反相器.
位 1
位 2
位 3
位 4
位 5
位 6
位 7
位 8
位 9
位 10
位 11
位 12
DAV
数据 总线
3-状态
控制
AD1671
1D
2D
3D
4D
5D
6D
7D
8D
时钟
1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q
74HC574
OC
1D
2D
3D
4D
5D
6D
7D
8D
时钟
1Q
2Q
3Q
4Q
5Q
6Q
7Q
8Q
74HC574
OC
图示 13. ad1671 至 输出 latches
输出 的 范围
一个 输出-的-范围 情况 exists 当 这 相似物 输入 电压
是 在之外 这 输入 范围 (0 v 至 +2.5 v, 0 v 至 +5 v,
±
2.5 v,
±
5 v) 的 这 转换器 otr (管脚 15) 是 设置 低 当 这 相似物
输入 voltage 是 在里面 这 相似物 输入 范围. otr 是设置 高
和 将 仍然是 高 当 这 相似物 输入 电压 超过
这 输入 范围 用 典型地 1/2 lsb (otr 转变 是 测试 至
±
6 lsbs 的 精度) 从 这 中心 的 这
±
全部-规模 输出
代号. otr 将 仍然是 高 直到 这 相似物 输入 是 在里面
这 输入 范围 和 另一 转换 是 完成. 用 logical
anding otr 和 这 msb 和 它的 complement, overrange
高 或者 underrange 低 情况 能 是 发现. 表格 ii 是 一个
真实 表格 为 这 在/下面 范围 电路 在 图示 14. sys-
tems 需要 可编程序的 增益 conditioning 较早的 至 这
ad1671 能 立即 发现 一个 输出-的-范围 情况, 因此
eliminating 增益 选择 iterations.
表格 ii. 输出-的-范围 真实 表格
OTR MSB 相似物 输入 是
0 0 在 范围
0 1 在 范围
1 0 Underrange
1 1 Overrange
MSB
OTR
MSB
在 = "1"
下面 = "1"
图示 14. overrange 或者 underrange 逻辑
: 点此下载
