AD1819B
–6–
rev. 0
定时 参数 (有保证的 在 运行 温度 范围)
参数 标识 最小值 典型值 最大值 单位
重置
起作用的 低 pulsewidth t
rst_低
1.0
µ
s
重置
inactive 至 位_clk 开始-向上 延迟 t
RST2CLK
162.8 ns
同步 起作用的 高 pulsewidth t
同步_高
0.0814 1.3
µ
s
同步 低 pulsewidth t
同步_低
19.5
µ
s
同步 inactive 至 位_clk 开始-向上 延迟 t
SYNC2CLK
162.8 ns
位_clk 频率 12.288 MHz
位_clk 时期 t
clk_时期
81.4 ns
位_clk 输出 jitter* 750 ps
位_clk 高 pulsewidth t
clk_高
32.56 40.7 48.84 ns
位_clk 低 pulsewidth t
clk_低
32.56 40.7 48.84 ns
同步 频率 48.0 kHz
同步 时期 t
同步_时期
20.8
µ
s
建制 至 下落 边缘 的 位_clk t
建制
15.0 ns
支撑 从 下落 边缘 的 位_clk t
支撑
15.0 ns
位_clk 上升 时间 t
上升 clk
4ns
位_clk 下降 时间 t
下降 clk
4ns
同步 上升 时间 t
上升 同步
4ns
同步 下降 时间 t
下降 同步
4ns
sdata_在 上升 时间 t
上升 din
4ns
sdata_在 下降 时间 t
下降 din
4ns
sdata_输出 上升 时间 t
上升 dout
4ns
sdata_输出 下降 时间 t
下降 dout
4ns
终止 的 slot 2 至 位_clk, sdata_在 低 t
s2_pdown
1.0
µ
s
建制 至 trailing 边缘 的 重置 (应用 至
同步, sdata_输出) t
SETUP2RST
15 ns
rising 边缘 的
重置
至 hi-z 延迟 t
止
25 ns
*output jitter 是 直接地 依赖 在 结晶 输入 jitter.
重置
位_clk
t
RST2CLK
t
rst_低
图示 1. cold 重置
同步
位_clk
t
同步_高
t
RST2CLK
图示 2. warm 重置
t
clk_高
位_clk
t
clk_低
同步
t
同步_高
t
同步_低
t
同步_时期
t
clk_时期
图示 3. 时钟 定时
: 点此下载
