AD1671
rev. b
–7–
theory 的 运作
这 ad1671 使用 一个 successive subranging architecture. 这
相似物-至-数字的 转换 takes 放置 在 四 独立
步伐 或者 flashes. 这 抽样 相似物 输入 信号 是 subranged
至 一个 intermediate residue 电压 为 这 最终 12-位 结果 用
utilizing 多样的 flashes 和 subtraction dacs (看 这AD1671
函数的 块 图解).
这 ad1671 能 是 配置 至 运作 和 单极的 (0 v 至
+5 v, 0 v 至 +2.5 v) 或者 双极 (
±
5 v,
±
2.5 v) 输入 用 con-
necting ain (管脚 22, 23), sha 输出 (管脚 25) 和 bpo/upo
(管脚 26) 作 显示 在 图示 2.
–2.5v
至
+2.5v
AIN1
AIN2
5k
5k
sha 输出
bpo/upo
AD1671
ref 在
ref 输出
SHA
AIN1
AIN2
5k
5k
sha 输出
bpo/upo
AD1671
ref 在
ref 输出
0
至
+2.5v
SHA
一个. 0 v 至 +2.5v 输入 范围 b.
±
2.5 v 输入 范围
AIN1
AIN2
5k
5k
sha 输出
bpo/upo
AD1671
ref 在
ref 输出
±
5V SHA
AIN1
AIN2
5k
5k
sha 输出
bpo/upo
AD1671
ref 在
ref 输出
0
至
+5V
SHA
c. 0 v 至 +5 v 输入 范围 d.
±
5 v 输入 范围
图示 2. ad1671 输入 范围 连接
这 ad1671 转换 循环 begins 用 simply 供应 一个
起作用的 高 水平的 在 这 encode 管脚 (管脚 17). 这 rising
边缘 的 这 encode 脉冲波 开始 这 转换. 这 下落
边缘 的 这 encode 脉冲波 是 指定 至 运作 在里面 一个 win-
dow 的 时间, 较少 比 50 ns 之后 这 rising 边缘 的 encode
或者 之后 这 下落 边缘 的 dav. 这 时间 window 阻止
digitally 结合 噪音 从 正在 introduced 在 这 最终
stages 的 转换. 一个 内部的 定时 发生器 电路 accu-
rately 控制 sha, flash 和 dac 定时.
在之上 receipt 的 一个 encode command 这 输入 电压 是
使保持 用 这 front-终止 sha 和 这 第一 3-位 flash converts 这
相似物 输入 电压. 这 3-位 结果 是 passed 至 一个 纠正
逻辑 寄存器 和 一个 segmented 电流 输出 dac. 这 dac
输出 是 连接 通过 一个 电阻 (在里面 这 范围/span
选择 块) 至 sha 输出. 一个 residue 电压 是 创建 用 sub-
tracting 这 dac 输出 从 sha 输出, 这个 是 较少 比
一个 eighth 的 这 全部-规模 相似物 输入. 这 第二 flash 有
一个 输入 范围 那 是 配置 和 一个 位 的 overlap 和 这
previous dac. 这 overlap 准许 为 errors 在 这 flash
转换. 这 第一 residue 电压 是 连接 至 这 第二
3-位 flash 和 至 这 同相 输入 的 一个 高 速, differ-
ential, 增益 的 第八 放大器. 这 第二 flash 结果 是 passed
至 这 纠正 逻辑 寄存器 和 至 这 第二 segmented cur-
rent 输出 dac. 这 输出 的 这 第二 dac 是 连接
至 这 反相的 输入 的 这 差别的 放大器. 这 differen-
tial 放大器 输出 是 连接 至 一个 二-步伐, backend, 8-位
flash. 这个 8-位 flash 组成 的 coarse 和 fine
flash 转变-
ers. 这 结果 的 这 coarse 4-位 flash 转换器, 也 config-
ured 至 overlap 一个 位 的 dac 2, 是 连接 至 这 纠正
逻辑 寄存器 和 选择 一个 的 16 电阻器 从 这个 这 fine
4-位 flash 将 establish 它的 span 电压. 这 fine 4-位 flash 是
连接 直接地 至 这 输出 latches.
这 内部的 定时 发生器 automatically places 这 sha 在
这 acquire 模式 当 dav 变得 低. 在之上 completion 的
转换 (当 dav 是 设置 高), 这 sha 有 acquired 这
相似物 输入 至 这 指定 水平的 的 精度 和 将 仍然是 在
这 样本 模式 直到 这 next encode command.
这 ad1671 将 标记 一个 输出-的-范围 情况 当 这 输入
电压 超过 这 相似物 输入 范围. otr (管脚 15) 是 起作用的
高 当 一个 输出-的-范围 高 或者 低 情况 exists. 位
1–12 是 高 当 这 相似物 输入 电压 是 更好 比
这 选择 输入 范围 和 低 当 这 相似物 输入 是 较少
比 这 选择 输入 范围.
ad1671 动态 效能
这 ad1671 是 指定 为 直流 和 动态 效能. 一个
抽样 转换器’s 动态 效能 reflects 两个都 quan-
tizer 和 样本-和-支撑 放大器 (sha) 效能. quan-
tizer nonlinearities, 此类 作 inl 和 dnl, 能 降级 动态
效能. 不管怎样, 一个 sha 是 这 核心的 元素 这个 有 至
准确地 样本 快 slewing 相似物 输入 信号. 这 ad1671’s
高 效能, 低 noise, 专利的 在-碎片 sha 降低
扭曲量 和 噪音 规格. nonlinearities 是 使减少到最低限度
用 使用 一个 快 slewing, 低 噪音 architecture 和 subregulation
的 这 抽样 转变 至 提供 常量 补偿 (因此
减少 输入 信号 依赖 nonlinearities).
图示 3 是 一个 典型 2k 要点 快 fourier transform (fft)
plot 的 一个 100 khz 输入 信号 抽样 在 1 mhz. 这 funda-
mental 振幅 是 设置 在 –0.5 db 至 避免 输入 信号 修剪
的 补偿 或者 增益 errors. 便条 这 总的 调和的 扭曲量 是 ap-
proximately –81 db, 信号 至 噪音 加 扭曲量 是 71 db 和
这 spurious 自由 动态 范围 是 84 db.
信号 振幅 – db
0
–100
–50
–75
–25
频率
0
图示 3. ad1671 fft plot, f
在
= 100 khz, f
样本
= 1 mhz
: 点此下载
