ad1851/ad1861
rev. 一个
–7–
ad1851 数字的 电路 仔细考虑
ad1851 输入 数据
数据 是 transmitted 至 这 ad1851 在 一个 位 stream composed 的
16-位 words 和 一个 串行, msb 第一 format. 三 信号
必须 是 呈现 至 达到 恰当的 运作. 它们 是 这
数据, 时钟 和 获得 使能 (le) 信号. 输入 数据 位 是
clocked 在 这 输入 寄存器 在 这 rising 边缘 的 这 时钟
信号. 这 lsb 是 clocked 在 在 这 16th 时钟 脉冲波. 当 所有
数据 位 是 承载, 一个 低-going 获得 使能 脉冲波 updates
这 dac 输入. 图示 5 illustrates 这 一般 信号 需要-
ments 为 数据 转移 至 这 ad1851.
数据
时钟
获得
S
M
B
L
S
B
图示 5. 信号 (所需的)东西 为 ad1851
图示 6 illustrates 这 明确的 定时 (所需的)东西 那 必须
是 符合 在 顺序 为 这 数据 转移 至 是 accomplished prop-
erly. 这 输入 管脚 的 这 ad1851 是 两个都 ttl 和 5 v
cmos 兼容. 这 输入 (所需的)东西 illustrated 在 图-
ures 5 和 6 是 兼容 和 数据 输出 提供 用
popular dsp 过滤 碎片 使用 在 数字的 音频的 playback 系统.
这 ad1851 输入 时钟 能 run 在 一个 12.5 mhz 比率. 这个
时钟 比率 将 准许 数据 转移 比率 为 2
, 4
或者 8
或者
16
oversampling reconstructions.
>40ns
>40ns
>30ns
>30ns
>15ns
>40ns
数据
时钟
获得
>15ns
>30ns
>80.0ns
>15ns
图示 6. 定时 relationships 的 ad1851 输入 信号
ad1861 数字的 电路 仔细考虑
ad1861 输入 数据
数据 是 transmitted 至 这 ad1861 在 一个 位 stream composed 的
18-位 words 和 一个 串行, msb 第一 format. 三 信号
必须 是 呈现 至 达到 恰当的 运作. 它们 是 这
数据, 时钟 和 获得 使能 (le) 信号. 输入 数据 位 是
clocked 在 这 输入 寄存器 在 这 rising 边缘 的 这 时钟
信号. 这 lsb 是 clocked 在 在 这 18th 时钟 脉冲波. 当 所有
数据 位 是 承载, 一个 低-going 获得 使能 脉冲波 updates
这 dac 输入. 图示 7 illustrates 这 一般 信号 需要-
ments 为 数据 转移 至 这 ad1861.
数据
时钟
获得
L
S
B
M
B
S
图示 7. 信号 (所需的)东西 为 ad1861
图示 8 illustrates 这 明确的 定时 (所需的)东西 那 必须
是 符合 在 顺序 为 这 数据 转移 至 是 accomplished prop-
erly. 这 输入 管脚 的 这 ad1861 是 两个都 ttl 和 5 v
cmos 兼容. 这 输入 (所需的)东西 illustrated 在 图-
ures 7 和 8 是 兼容 和 数据 输出 提供 用
popular dsp 过滤 碎片 使用 在 数字的 音频的 playback 系统.
这 ad1861 输入 时钟 能 run 在 一个 13.5 mhz 比率. 这个
时钟 比率 将 准许 数据 转移 比率 为 2
, 4
或者 8
或者
16
oversampling reconstructions.
>40ns
>40ns
>30ns
>30ns
>15ns
>40ns
数据
时钟
获得
>15ns
>30ns
>74.1ns
>15ns
图示 8. 定时 relationships 的 ad1861 输入 信号
: 点此下载
