首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:121108
 
资料名称:AD1674AR
 
文件大小: 255.14K
   
说明
 
介绍:
12-Bit 100 kSPS A/D Converter
 
 


: 点此下载
  浏览型号AD1674AR的Datasheet PDF文件第5页
5
浏览型号AD1674AR的Datasheet PDF文件第6页
6
浏览型号AD1674AR的Datasheet PDF文件第7页
7
浏览型号AD1674AR的Datasheet PDF文件第8页
8

9
浏览型号AD1674AR的Datasheet PDF文件第10页
10
浏览型号AD1674AR的Datasheet PDF文件第11页
11
浏览型号AD1674AR的Datasheet PDF文件第12页
12
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
振幅 – db
输入 频率 – khz
10000
–100
–120
101
–60
–80
–40
–20
0
1000
THD

2
ND
调和的


3
RD
调和的


f
样本
= 100ksps
全部-规模 = +10v
100
图示 5. 调和的 扭曲量 vs.
输入 频率
典型 动态 效能–AD1674
一般 电路 运作
这 ad1674 是 一个 完全 12-位, 10
µ
s 抽样 相似物-至-
数字的 转换器. 一个 块 图解 的 这 ad1674 是 显示 在
页 7.
当 这 控制 部分 是 commanded 至 initiate 一个 转换
(作 描述 后来的), 它 places 这 样本-和-支撑 放大器
(sha) 在 这 支撑 模式, 使能 这 时钟, 和 resets 这 suc-
cessive approximation 寄存器 (sar). once 一个 转换 循环
有 begun, 它 不能 是 stopped 或者 restarted 和 数据 是 不
有 从 这 输出 缓存区. 这 sar, 安排时间 用 这 inter-
nal 时钟, 将 sequence 通过 这 转换 循环 和 返回
一个 终止-的-转变 标记 至 这 控制 部分 当 这 变换器-
sion 有 被 完成. 这 控制 部分 将 然后 使不能运转
这 时钟, 转变 这 sha 至 样本 模式, 和 延迟 这 sts
低 going 边缘 至 准许 为 acquisition 至 12-位 精度.
这 控制 部分 将 准许 数据 读 功能 用 外部
command anytime 在 这 sha acquisition 间隔.
在 这 转换 循环, 这 内部的 12-位, 1 毫安 全部-规模
电流 输出 dac 是 sequenced 用 这 sar 从 这 大多数
重大的 位 (msb) 至 这 least 重大的 位 (lsb) 至 pro-
vide 一个 输出 那 准确地 balances 这 电流 通过 这
5 k
电阻 从 这 输入 信号 电压 使保持 用 这 sha.
这 sha’s 输入 范围调整 电阻器 分隔 这 输入 电压 用 2
为 这 10 v 输入 span 和 用 4 v 为 这 20 v 输入 span,
维持 一个 1 毫安 全部-规模 输出 电流 通过 这 5 k
电阻 为 两个都 范围. 这 比较器 确定 whether
这 增加 的 各自 successively weighted 位 电流 导致 这
dac 电流 总 至 是 更好 比 或者 较少 比 这 输入 cur-
rent. 如果 这 总 是 较少, 这 位 是 left 在; 如果 更多, 这 位 是
转变 止. 之后 测试 所有 这 位, 这 sar 包含 一个 12-位
二进制的 代号 这个 准确地 代表 这 输入 信号 至
在里面
±
1/2 lsb.
控制 逻辑
这 ad1674 将 是 运作 在 一个 的 二 模式, 这 全部-
控制 模式 和 这 保卫-alone 模式. 这 全部-控制 模式
运用 所有 这 ad1674 控制 信号 和 是 有用的 在 系统
那 地址 decode 多样的 设备 在 一个 单独的 数据 总线. 这
保卫-alone 模式 是 有用的 在 系统 和 专心致志的 输入 端口
有 和 因此 不 需要 全部 总线 接口 能力.
表格 i 是 一个 真实 表格 为 这 ad1674, 和 图示 10 illus-
trates 这 内部的 逻辑 电路系统.
表格 i. ad1674a 真实 表格
CE
CS
r/
C
12/
8
一个
0
运作
0 X X X X 毫无
X 1 X X X 毫无
1 0 0 X 0 initiate 12-位 转换
1 0 0 X 1 initiate 8-位 转换
1 0 1 1 X 使能 12-位 并行的 输出
1 0 1 0 0 使能 8 大多数 重大的 位
1 0 1 0 1 使能 4 lsbs +4 trailing zeroes
rev. c
–9–
图示 7. s/(n+d) vs. 输入 振幅
0
–130
50
–100
–120
5
–110
0
–70
–90
–80
–60
–40
–30
–10
–20
–50
4535301510
频率 – khz
振幅 – db
20 25 40
图示 9. imd plot 为 f
= 9.08 khz (fa), 9.58 khz (fb)
0
–140
50
–80
–120
5
–100
0
–20
–60
–40
4540353025201510
频率 – khz
振幅 – db
图示 8. nonaveraged 2048 要点 fft
在 100 ksps, f
= 25.049 khz
输入 频率 – khz
s/(n+d) – db
80
0
10000
20
10
101
40
30
50
60
70
1000
0db 输入
–20db 输入
–60db 输入
100
图示 6. s/(n+d) vs. 输入 频率
和 振幅
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com