AD1859
rev. 一个
–11–
ad1859 有 被 设计 至 降低 pops 和 clicks 当
噪声抑制 和 unmuting 这 设备. 这 ad1859 包含 一个 零
越过 探测器 这个 attempts 至 执行 attenuation
改变 在 波形 零 crossings 仅有的. 如果 一个 零 越过 是
不 建立 在里面 1024 输入 样本 时期 (大概
23 ms 在 44.1 khz), 这 attenuation 改变 是 制造 regardless.
输出 驱动, buffering 和 加载
这 ad1859 相似物 输出 平台 是 能 至 驱动 一个 2 k
Ω
加载. 如果
更小的 阻抗 负载 必须 是 驱动, 一个 外部 缓存区 平台
此类 作 这 相似物 设备 ssm2142 应当 是 使用. 这
相似物 输出 是 一般地 交流 结合 和 一个 10
µ
f 电容,
甚至 如果 这 optional de-emphasis 电路 是 不 使用, 作 显示 在
图示 17. 它 是 可能 至 直流 couple 这 ad1859 输出 在 一个
运算 放大 平台 使用 这 cmout 信号 作 一个 偏差 要点.
在-碎片 电压 涉及
这 ad1859 包含 一个 在-碎片 电压 涉及 那 estab-
lishes 这 输出 电压 范围. 这 名义上的 值 的 这个 谈及-
ence 是 +2.25 v 这个 corresponds 至 一个 线条 输出 电压
摆动 的 3 v p-p. 这 线条 输出 信号 是 集中 周围 一个
电压 established 用 这 cmout (一般 模式) 输出
(管脚 1). 这 涉及 必须 是 绕过 两个都 在 这 filt 在-
放 (管脚 28) 和 10
µ
f 和 0.1
µ
f 电容, 和 在 这
cmout 输出 (管脚 1) 和 一个 10
µ
f 和 0.1
µ
f 电容, 作
显示 在 计算数量 17 和 18. 这 filt 管脚 必须 使用 这
fgnd 地面, 和 这 cmout 管脚 必须 使用 这 agnd
地面. 这 在-碎片 电压 涉及 将 是 过载 和
一个 外部 涉及 源 用 应用 这个 电压 至 这
filt 管脚. cmout 和 filt 必须 安静的 是 绕过 作 显示
在 计算数量 17 和 18. 一个 外部 涉及 能 是 有用的 至
calibrate 多样的 ad1859 dacs 至 这 一样 增益. 涉及
绕过 电容 大 比 那些 建议的 能 是 使用 至 im-
prove 这 信号-至-噪音 效能 的 这 ad1859.
电源 向下 和 重置
这
pd/rst
输入 (管脚 11) 是 使用 至 控制 这 电源 con-
sumed 用 这 ad1859. 当
pd/rst
是 使保持 lo, 这 ad1859
是 放置 在 一个 低 消耗 电源-向下 状态. 当
pd/rst
是 brought hi, 这 ad1859 变为 准备好 为 正常的 运作.
这 主控 时钟 (xtali/mclk, 管脚 16) 必须 是 运动 为
一个 successful 重置 或者 电源-向下 运作 至 出现. 这
Pd/rst
信号 必须 是 lo 为 一个 最小 的 四 主控 时钟 时期
(大概 150 ns 和 一个 27 mhz xtali/mclk
频率).
当 这
pd/rst
输入 (管脚 11) 是 asserted brought hi, 这
ad1859 是 重置. 所有 寄存器 在 这 ad1859 数字的 engine (se-
rial数据 端口, interpolation 过滤 和 modulator) 是 zeroed, 和
这放大器 在 这 相似物 部分 是 短接 在 这 重置
运作. 这 二 寄存器 在 这 串行 控制 端口 是 最初的-
ized 至 它们的 default 值. 这 用户 应当 wait 100 ms 之后
bringing
pd/rst
hi 在之前 使用 这 串行 数据 输入 端口 和
这 串行 控制 输入 端口 在顺序 为 这 数字的 阶段 锁
循环 至 re-acquire 锁. 这 ad1859 有 被 设计 至
降低 pops 和 clicks 当进去 和exiting 这 电源-
向下 状态.
控制 信号
这 idpm0, idpm1, 18/
16
, 和 deemp 控制 输入 是
正常情况下 连接 hi 或者 lo 至 establish 这 运行 状态 的
这 ad1859. 它们 能 是 changed dynamically (和 asynchro-
nously 至 这 l
R
clk 和 这 主控 时钟) 作 长 作 它们 是
稳固的 在之前 这 第一 串行 数据 输入 位 (i.e., 这 msb) 是 前-
sented 至 这 ad1859.
产品 issues
接口 至 mpeg 音频的 decoders
图示 11 显示 这 建议的 接口 至 这 相似物 设备
adsp-21xx 家族 的 dsp 碎片, 为 这个 一些 mpeg
音频的 decode algorithms 是 有. 这adsp-21xx 支持
16 位 的 数据 使用 一个 left-justified dsp 串行 端口 样式 format.
adsp-21xx
NC
NC
HI
AD1859
13
14
8
9
10
12
HI
LO
BCLK
L
R
CLK
SDATA
IDPM0
IDPM1
18/
16
SCLK
RFS
TFS
DR
DT
图示 11. 接口 至 adsp-21xx
图示 12 显示 这 建议的 接口 至 这 德州 instru-
ments tms320av110 mpeg 音频的 解码器 ic. 这
tms320av110 支持 18 位 的 数据 使用 一个 正确的-justified
输出 format.
LO
AD1859
13
14
8
9
10
12
LO
HI
BCLK
L
R
CLK
SDATA
IDPM0
IDPM1
18/
16
德州
器械
TMS320AV110
48 x f
S
至
1536 x f
S
SCLK
LRCLK
PCMDATA
PCMCLK
图示 12. 接口 至 tms320av110
图示 13 显示 这 建议的 接口 至 这 lsi 逻辑 l64111
mpeg 音频的 解码器 ic.这 l64111 支持 16 位 的 数据
使用 一个 left-justified 输出 format.
lsi 逻辑
L64111
384 x f
S
或者
512 x f
S
LO
AD1859
13
14
8
9
10
12
HI
LO
BCLK
L
R
CLK
SDATA
IDPM0
IDPM1
18/
16
SCLKO
LRCLKO
SERO
SYSCLK
图示 13. 接口 至 l64111
图示 14 显示 这 建议的 接口 至 这 飞利浦 saa2500
mpeg 音频的 解码器 ic. 这 saa2500 支持 18 位 的
数据 使用 一个 i
2
s 兼容 输出 format.
飞利浦
SAA2500
LO
AD1859
HI
BCLK
L
R
CLK
SDATA
IDPM0
IDPM1
18/
16
SCK
WS
SD
FSCLKIN
HI
256 x f
S
或者
384 x f
S
13
14
8
9
10
12
图示 14. 接口 至 saa2500
: 点此下载
