AD1852
–9–
rev. 0
表格 iii. spi 数字的 定时
最小值 单位
t
CCH
cclk hi pulsewidth 40 ns
t
CCL
cclk 低 pulsewidth 40 ns
t
CSU
cdata 建制 时间 10 ns
t
CHD
cdata 支撑 时间 10 ns
t
CLL
clatch 低 pulsewidth 10 ns
t
CLH
clatch hi pulsewidth 10 ns
t
CLSU
clatch 建制 时间 4
×
t
MCLK
ns
寄存器 地址
这 最低 二 位 的 这 16-位 输入 文字 是 解码 作 fol-
lows 至 设置 这 寄存器 那 这 upper 14 位 将 写 在.
容积 left 和 容积 正确的 寄存器
一个 写 运作 至 这 left 或者 正确的 容积 寄存器 将 acti-
vate 这 “autoramp” clickless 容积 控制 特性 的 这
ad1852. 这个 特性 工作 作 跟随. 这 upper 10 位 的 这
容积 控制 文字 将 是 incremented 或者 decremented 用 1 在
一个 比率 equal 至 这 输入 样本 比率. 这 bottom 四 位 是
不 喂养 在 这 autoramp 电路 和 因此 引领 效应 立即.
这个 arrangement 给 一个 worst-情况 ramp 时间 的 关于 20 ms
为 步伐 改变 的 更多 比 60 db, 这个 有 被 deter-
mined 用 listening tests 至 是 最优的 在 条款 的 阻止 这
perception 的 一个 “click” 声音 在 大 容积 改变.看 图-
ure 8 为 一个 graphical 描述 的 如何 这 容积改变
作 一个 函数 的 时间.
这 14-位 容积 控制 文字 是 使用 至 乘以 这 信号,
和 因此 这 控制 典型的 是 直线的, 不 db. 一个 常量
db/步伐 典型的 能 是 得到 用 使用 一个 lookup 表格
在 这 微处理器 那 是 writing 至 这 spi 端口.
这 容积
文字 是 unsigned (i.e., 0 db 是 11 1111 1111 1111).
表格 iv.
位 1 位 0 寄存器
0 0 容积 left
1 0 容积 正确的
0 1 控制 寄存器
20ms
时间
–60
–60
0
0
水平的 – db
容积 要求 寄存器
真实的 容积 寄存器
图示 8. 平整的 容积 控制
spi 定时
这 spi 端口 是 一个 3-线 接口 和 串行 数据 (cdata),
串行 位 时钟 (cclk), 和 数据 获得 (c获得). 这
数据 是 clocked 在 一个 内部的 变换 寄存器 在 这 rising
边缘 的 cclk. 这 串行 数据 应当 改变 在 这 下落
边缘 的 cclk 和 是 稳固的 在 这 rising 边缘 的 cclk.
这 rising边缘 的 clatch 是 使用 内部 至 获得 这 par-
allel 数据 从 这 串行-至-并行的 转换器. 这个 rising 边缘
应当 是 排整齐 和 这 下落 边缘 的 这 last cclk 脉冲波
在 这 16-位 框架. 这 cclk 能 run continuously 在
transactions.
便条 那 这 串行 控制 端口 定时 是 异步的 至 这
串行 数据 端口 定时. 改变 制造 至 这 attenuator 水平的
将 是 updated 在 这 next 边缘 的 这 l/
R
clk 之后 这
clatch 写 脉冲波 作 显示 在 图示 7
.
沉默的
这 ad1852 提供 二 方法 的 噪声抑制 这 相似物 输出.
用 asserting 这 沉默的 (管脚 23) 信号 hi, 两个都 这 left 和
正确的 频道 是 muted. 作 一个 alternative, 这 用户 能 assert
这 沉默的 位 在 这 串行 控制 寄存器 (data11) hi. 这
ad1852 有 被 设计 至 降低 pops 和 clicks 当
噪声抑制 和 unmuting 这 设备 用 automatically “ramping”
这 增益 向上 或者 向下. 当 这 设备 是 unmuted, 这 容积
returns 至 这 值 设置 在 这 容积 寄存器.
: 点此下载
