AD5162
rev. 一个 | 页 5 的 20
定时 characteristics—all 版本
表格 3. v
DD
= +5 v ± 10%, 或者 +3 v ± 10%; v
一个
= v
DD
; v
B
= 0 v; −40°c < t
一个
< +125°c; 除非 否则 指出
参数 标识 情况 最小值 典型值
1
最大值 单位
spi 接口 定时 特性
9
(规格 应用 至 所有 部分)
时钟 频率 f
CLK
25 mhz
输入 时钟 脉冲波 宽度 t
CH
, t
CL
时钟 水平的 高 或者 低 20 ns
数据 建制 时间 t
DS
5 ns
数据 支撑 时间 t
DH
5 ns
CS建制 时间
t
CSS
15 ns
CS高 脉冲波 宽度
t
CSW
40 ns
clk 下降 至 cs下降 支撑 时间
t
CSH0
0 ns
clk 下降 至 cs上升 支撑 时间
t
CSH1
0 ns
CS上升 至 时钟 上升 建制
t
CS1
10 ns
看 注释 在 终止 的 部分.
注释
1
典型 规格 represent 平均 readings 在 25°c 和 v
DD
= 5 v.
2
电阻 位置 非线性 错误 r-inl 是 这 背离从 一个 完美的 值 量过的 between 这 最大 resistance 和 the 最小 阻抗 wiper
positions. r-dnl measures 这 相关的 步伐 改变 从 完美的 在 successive tap positions. 部分 是 有保证的 monotonic.
3
V
AB
= v
DD
, wiper (vw) = 非 连接.
4
inl 和 dnl 是 量过的 在 v
W
和 这 rdac 配置 作 一个 分压器 分隔r 类似的 至 一个 电压 输出 dac 转换器. v
一个
= v
DD
和 v
B
= 0 v.
dnl 规格 限制 的 ±1 lsb 最大 是有保证的 monotonic 运行 情况.
5
电阻 terminals 一个, b, w have 非 限制 在 极性和 遵守 至 各自 其它.
6
有保证的 用 设计 和 不 主题 至 生产 测试.
7
P
DISS
是 计算 从 (i
DD
× v
DD
). cmos 逻辑 水平的 输入 结果在 最小 电源 消耗.
8
所有 动态 特性 使用 v
DD
= 5 v.
9
看 定时 图解 为 locations 的 量过的 值.
: 点此下载
