ad5040/5060 初步的 技术的 数据
rev. prc | 页 6 的 17
管脚 配置 和 函数
描述
图示 2. ad5063 8 ld sot23
表格 2. 管脚 函数 描述
mnemonic 函数
V
DD
电源 供应 输入. 这些 部分 能 是 运作 从 +2.5 v 至 +5.5 v 和 v
DD
应当 是 decoupled 至 地.
REF 涉及 电压 输入.
DacGND 地面 输入 至 这 dac.
V
输出
相似物 输出 电压 从 dac.
同步
水平的 triggered 控制 输入 (起作用的 low). 这个 是 这 框架 synchronization 信号 为 这 输入 数据. 当
同步
变得 低,
它 使能 这 输入 变换 寄存器 和 数据是 transferred 在 在 这 下落 edges 的这 下列的 clocks. 这 dac 是 更新d
下列的 这 16th 时钟 循环 除非
同步
是 带去 高 在之前 这个 边缘在 这个 情况 这 rising 边缘 的
同步
acts 作 一个
中断 和 这 写 sequence 是 ignored 用 这 dac.
SCLK
串行 时钟 输入. 数据 是 clocked 在 这 输入 变换 寄存器 在 这 下落边缘 的 这 串行 时钟 输入. 数据 能 是
transferred 在 比率 向上 至 30 mhz.
D
在
串行 数据 输入. 这个 设备 有 一个 24 bit 变换 寄存器. 数据 是 clocked 在 这寄存器 在 这 下落 边缘 的 这 串行时钟
输入.
AGND 地面 涉及 要点 为 相似物 电路系统 在 这 部分.
: 点此下载
