–2– rev. 0
AD5203–SPECIFICATIONS
电的 特性
参数 标识 情况 最小值 典型值
1
最大值 单位
直流 特性 rheostat 模式 规格 应用 至 所有 vrs
电阻 差别的 nl
2
r-dnl R
WB
, v
一个
= 非 连接 –0.25
±
0.1 +0.25 LSB
电阻 非线性 错误
2
r-inl R
WB
, v
一个
= 非 连接 –0.5
±
0.1 +0.5 LSB
名义上的 电阻 容忍
3
∆
R
AB
–30 +30 %
阻抗 温度 系数
∆
R
AB
/
∆
TV
AB
= v
DD
, wiper = 非 连接 700 ppm/
°
C
wiper 阻抗 R
W
I
W
= 1 v/r
AB
45 100
Ω
名义上的 阻抗 相一致
∆
r/r
O
ch 1 至 ch 2,
V
AB
= v
DD
, t
一个
= +25
°
C 0.2 1 %
直流 特性 分压器 分隔物 模式 规格 应用 至 所有 vrs
决议 N 6 位
差别的 非线性 错误
4
DNL –0.25
±
0.1 +0.25 LSB
integral 非线性 错误
4
INL –0.75
±
0.1 +0.75 LSB
电压 分隔物 温度 系数
∆
V
W
/
∆
T 代号 = 20
H
20 ppm/
°
C
全部-规模 错误 V
WFSE
代号 = 3f
H
–0.75 –0.2 0 LSB
零-规模 错误 V
WZSE
代号 = 00
H
0 +0.1 +0.75 LSB
电阻 terminals
电压 范围
5
V
一个,
V
b,
V
W
0V
DD
V
电容
6
ax, bx C
一个,
C
B
f = 1 mhz, 量过的 至 地, 代号 = 20
H
75 pF
电容
6
Wx C
W
f = 1 mhz, 量过的 至 地, 代号 = 20
H
120 pF
关闭 供应 电流
7
I
一个_sd
V
一个
= v
DD
, v
B
= 0 v,
SHDN
= 0 0.01 5
µ
一个
关闭 wiper 阻抗 R
w_sd
V
一个
= v
DD
, v
B
= 0 v,
SHDN
= 0, v
DD
= +5 v 45 100
Ω
数字的 输入 和 输出
输入 逻辑 高 V
IH
V
DD
= +5 v 2.4 V
输入 逻辑 低 V
IL
V
DD
= +5 v 0.8 V
输入 逻辑 高 V
IH
V
DD
= +3 v 2.1 V
输入 逻辑 低 V
IL
V
DD
= +3 v 0.6 V
输出 逻辑 高 V
OH
R
L
= 2.2 k
Ω
至 v
DD
V
DD
–0.1 V
输出 逻辑 低 V
OL
I
OL
= 1.6 毫安, v
DD
= +5 v 0.4 V
输入 电流 I
IL
V
在
= 0 v 或者 +5 v, v
DD
= +5 v
±
1
µ
一个
输入 电容
6
C
IL
5pF
电源 供应
电源 供应 范围 V
DD
范围 2.7 5.5 V
供应 电流 (cmos) I
DD
V
IH
= v
DD
或者 v
IL
= 0 v 0.01 5
µ
一个
供应 电流 (ttl)
8
I
DD
V
IH
= 2.4 v 或者 v
IL
= 0.8 v, v
DD
= +5.5 v 0.9 4 毫安
电源 消耗 (cmos)
9
P
DISS
V
IH
= v
DD
或者 v
IL
= 0 v, v
DD
= +5.5 v 27.5
µ
W
电源 供应 敏锐的 PSS
∆
V
DD
= +5 v
±
10% 0.0002 0.001 %/%
PSS
∆
V
DD
= +3 v
±
10% 0.006 0.03 %/%
动态 特性
6, 10
带宽 –3 db bw_10k R
AB
= 10 k
Ω
600 kHz
bw_100k R
AB
= 100 k
Ω
71 kHz
总的 调和的 扭曲量 THD
W
V
一个
=1 v rms + 2 v 直流, v
B
= 2 v 直流, f = 1 khz 0.003 %
V
W
安排好 时间 t
S
_10k V
一个
= v
DD
, v
B
= 0 v,
±
1 lsb 错误 带宽 2
µ
s
t
S
_100k V
一个
= v
DD
, v
B
= 0 v,
±
1 lsb 错误 带宽 18
µ
s
电阻 噪音 电压 e
NWB
R
WB
= 5 k
Ω
, f = 1 khz,
RS
= 0 9 nv/
√
Hz
R
WB
= 50 k
Ω
, f = 1 khz,
RS
= 0 29 nv/
√
Hz
串扰
11
C
T
V
一个
= v
DD
, v
B
= 0 v –65 dB
接口 定时 特性 应用 至 所有 部分
6, 12
输入 时钟 pulsewidth t
CH
, t
CL
时钟 水平的 高 或者 低 10 ns
数据 建制 时间 t
DS
5ns
数据 支撑 时间 t
DH
5ns
clk 至 sdo 传播 延迟
13
t
PD
R
L
= 2.2 k
Ω
, c
L
< 20 pf 1 25 ns
CS
建制 时间 t
CSS
10 ns
CS
高 pulsewidth t
CSW
10 ns
重置 pulsewidth t
RS
50 ns
clk 下降 至
CS
上升 支撑 时间 t
CSH
0ns
CS
上升 至 时钟 上升 建制 t
CS1
10 ns
(v
DD
= +3 v
10% 或者 +5 v
10%, v
一个
= +v
DD
, v
B
= 0 v, –40
c < t
一个
< +85
c 除非
否则 指出)
: 点此下载
