AD7226
rev. 一个
–5–
电路 信息
d/一个 部分
这 ad7226 包含 四, 完全同样的, 8-位, 电压 模式
数字的-至-相似物 转换器. 这 输出 电压 从 这 con-
verters 有 这 一样 极性 作 这 涉及 电压 准许
单独的 供应 运作. 一个 novel dac 转变 一双 arrangement
在 这 ad7226 准许 一个 涉及 电压 范围 从 +2 v 至
+12.5 v.
各自 dac 组成 的 一个 高级地 稳固的, 薄的-影片, r-2r ladder
和 第八 高 速 nmos, 单独的-柱子, 翻倍-throw
switches. 这 simplified 电路 图解 为 一个 频道 是
显示 在 图示 1. 便条 那 v
REF
(管脚 4) 和 agnd (管脚 5)
是 一般 至 所有 四 dacs.
图示 1. d/一个 simplified 电路 图解
这 输入 阻抗 在 这 v
REF
管脚 的 这 ad7226 是 这 par-
allel 结合体 的 这 四 单独的 dac 涉及 输入
阻抗. 它 是 代号 依赖 和 能 相异 从 2 k
Ω
至 在-
finity. 这 最低 输入 阻抗 (i.e., 2 k
Ω
) occurs 当 所有
四 dacs 是 承载 和 这 数字的 代号 01010101. 那里-
fore, 它 是 重要的 那 这 涉及 presents 一个 低 输出 im-
pedance 下面 changing 加载 情况. 这 nodal 电容
在 这 涉及 terminals 是 也 代号 依赖 和 典型地
varies 从 100 pf 至 250 pf.
各自 v
输出
管脚 能 是 考虑 作 一个 digitally 可编程序的
电压 源 和 一个 输出 电压 的:
V
OUTX
= d
X
V
REF
在哪里 d
X
是 fractional 描述 的 这 数字的 输入 代号
和 能 相异 从 0 至 255/256.
这 源 阻抗 是 这 输出 阻抗 的 这 缓存区
放大器.
运算 放大 部分
各自 电压-模式 d/一个 转换器 输出 是 缓冲 用 一个 统一体
增益, noninverting cmos 放大器. 这个 缓存区 放大器 是
有能力 的 developing +10 v 横过 一个 2 k
Ω
加载 和 能 驱动
电容的 负载 的 3300 pf. 这 输出 平台 的 这个 放大器
组成 的 一个 双极 晶体管 从 这 v
DD
线条 和 一个 电流
加载 至 这 v
SS
, 这 负的 供应 为 这 输出 放大器.
这个 输出 平台 是 显示 在 图示 2.
这 npn 晶体管 供应 这 必需的 输出 电流 驱动
(向上 至 5 毫安). 这 电流 加载 组成 的 nmos 晶体管
这个 正常情况下 act 作 一个 常量 电流 下沉 的 400
µ
一个 至 v
SS
,
给 各自 输出 一个 电流 下沉 能力 的 大概
400
µ
一个 如果 必需的.
这 ad7226 能 是 运作 单独的 或者 双 供应 结果
在 不同的 效能 在 一些 参数 从 这 输出
放大器.
在 单独的 供应 运作 (v
SS
= 0 v = agnd), 和 这 输出-
放 approaching agnd (i.e., 数字的 代号 approaching 所有 0s)
图示 2. 放大器 输出 平台
这 电流 加载 ceases 至 act 作 一个 电流 下沉 和 begins 至 act
作 一个 resistive 加载 的 大概 2 k
Ω
至 agnd. 这个 occurs
作 这 nmos 晶体管 来到 输出 的 饱和. 这个 意思
那, 在 单独的 供应 运作, 这 下沉 能力 的 这 放大器-
fiers 是 减少 当 这 输出 电压 是 在 或者 near agnd. 一个
典型 plot 的 这 变化 的 电流 下沉 能力 和 输出-
放 电压 是 显示 在 图示 3.
图示 3. 变化 的 i
下沉
和 v
输出
如果 这 全部 下沉 能力 是 必需的 和 输出 电压 在 或者
near agnd (=0 v), 然后 v
SS
能 是 brought 在下 0 v 用 5 v
和 因此 维持 这 400
µ
一个 电流 下沉 作 表明 在
图示 3. 偏置 v
SS
在下 0 v 也 给 额外的 头上空间
在 这 输出 放大器 这个 准许 为 更好的 零 代号 错误
效能 在 各自 输出. 也 改进 是 这 回转-比率
和 负的-going 安排好-时间 的 这 放大器 (discussed
后来的).
各自 放大器 补偿 是 激光器 修整 在 制造 至
eliminate 任何 必要条件 为 补偿 趋于零.
数字的 部分
这 数字的 输入 的 这 ad7226 是 两个都 ttl 和 cmos
(5 v) 兼容 从 v
DD
= +11.4 v 至 +16.5 v. 所有 逻辑 在-
puts 是 静态的 保护 mos 门 和 典型 输入 电流
的 较少 比 1 na. 内部的 输入 保护 是 达到 用 一个
在-碎片 distributed 二极管 从 dgnd 至 各自 mos 门. 至
降低 电源 供应 电流, 它 是 推荐 那 这
数字的 输入 电压 是 驱动 作 关闭 至 这 供应 围栏 (v
DD
和 dgnd) 作 practically 可能.
: 点此下载
