ad7237a/ad7247a
rev. 0
–8–
电路 信息
d/一个 部分
这 ad7237a/ad7247a 包含 二 12-位 电压-模式 d/一个
转换器 consisting 的 高级地 稳固的 薄的 影片 电阻器 和 高
速 nmos 单独的-柱子, 翻倍-throw switches. 这 输出
电压 从 这 转换器 有 这 一样 极性 作 这 谈及-
ence 电压, ref 在, 准许 单独的 供应 运作. 这
simplified 电路 图解 为 一个 的 这 d/一个 转换器 是
显示 在 图示 2.
这 ref 在 电压 是 内部 缓冲 用 一个 统一体 增益
放大器 在之前 正在 应用 至 这 d/一个 转换器. 这 d/一个
转换器 是 配置 和 scaled 为 一个 5 v 涉及 和 这
设备 是 测试 和 5 v 应用 至 ref 在.
图示 2. d/一个 simplified 电路 图解
内部的 涉及
这 ad7237a/ad7247a 有 一个 在-碎片 温度 compen-
sated buried 齐纳 涉及 (看 图示 3) 这个 是 工厂
修整 至 5 v
±
30 mv (
±
50 mv 为 t 版本). 这 涉及
电压 是 提供 在 这 ref 输出 管脚. 这个 涉及 能 是
使用 至 提供 这 涉及 电压 为 这 d/一个 转换器 (用
连接 这 ref 输出 管脚 至 这 ref 在 管脚) 和 这 补偿
电压 为 双极 输出 (用 连接 ref 输出 至 r
OFS
).
这 涉及 电压 能 也 是 使用 作 一个 涉及 为 其它
组件 和 是 有能力 的 供应 向上 至 500
µ
一个 至 一个 ex-
ternal 加载. 这 最大 推荐 电容 在 ref
输出 为 正常的 运作 是 50 pf. 如果 这 涉及 是 必需的
为 外部 使用, 它 应当 是 decoupled 至 agnd (地) 和
一个 200
Ω
电阻 在 序列 和 并行的 结合体 的 一个 10
µ
F
tantalum 电容 和 一个 0.1
µ
f 陶瓷的 电容.
图示 3. 内部的 涉及
外部 涉及
在 一些 产品, 这 用户 将 需要 一个 系统 涉及 或者
一些 其它 外部 涉及 至 驱动 这 ad7237a/ ad7247a
涉及 输入. references 此类 作 这 ad586 5 v 涉及
提供 这 完美的 外部 涉及 源 为 这 ad7237a/
ad7247a (看 图示 9).
运算 放大 部分
这 输出 的 这 电压-模式 d/一个 转换器 是 缓冲 用 一个
同相 cmos 放大器. 这 r
OFS
输入 准许 不同的
输出 电压 范围 至 是 选择. 这 缓存区 放大器 是 ca-
pable 的 developing +10 v 横过 一个 2 k
Ω
加载 至 地. 这
输出 放大器 能 是 运作 从 一个 单独的 +12 v 至 +15 v
供应 用 tying v
SS
= 0 v. 这 放大器 能 也 是 运作
从 双 供应 (
±
12 v 至
±
15 v) 至 准许 一个 双极 输出
范围 的 –5 v 至 +5 v. 这 有利因素 的 having 双 供应
为 这 单极的 输出 范围 是 faster 安排好 时间 至 电压
near 0 v, 全部 下沉 能力 的 2.5 毫安 maintained 在 这 en-
tire 输出 范围 和 这 除去 的 这 影响 的 负的
补偿 在 这 转移 典型的 (概述 先前). 一个
plot 的 这 单独的 供应 输出 下沉 能力 的 这 放大器 是
显示 在 这 典型 效能 graphs 部分.
接口 逻辑 information—ad7247a
表格 i 显示 这 真实 表格 为 ad7247a 运作. 这 部分
包含 一个 单独的, 并行的 12-位 获得 为 各自 dac. 它 能 是
treated 作 二 独立 dacs, 各自 和 它的 自己的
CS
输入
和 一个 一般
WR
输入.
CSA
和
WR
控制 这 加载 的
数据 至 这 dac 一个 获得 当
CSB
和
WR
控制 这 加载
的 这 dac b 获得. 如果
CSA
和
CSB
是 两个都 低, 和
WR
低, 这 一样 数据 将 是 写 至 两个都 dac latches. 所有 con-
trol 信号 是 水平的 triggered 和 因此 也 或者 两个都
latches 能 是 制造 transparent. 输入 数据 是 latched 至 这 re-
spective 获得 在 这 rising 边缘 的
WR
. 图示 4 显示 这 在-
放 控制 逻辑 为 这 ad7247a, 当 这 写 循环 定时
图解 为 这 部分 是 显示 在 图示 5.
图示 4. ad7247a 输入 控制 逻辑
图示 5. ad7247a 写 循环 定时 图解
: 点此下载
