rev. 一个
–7–
AD7243
虽然 16 位 的 数据 是 clocked 在 这 输入 寄存器, 仅有的
这 latter 12 位 得到 transferred 在 这 dac 获得. 这 第一 4
位 在 这 16 位 stream 是 don’t cares 自从 它们的 值 做
不 影响 这 dac 获得 数据. 因此, 这 数据 format 是 4
don’t cares followed 用 这 12-位 数据 文字 和 这 lsb 作
这 last 位 在 这 串行 stream.
那里 是 二 方法 在 这个 这 dac 获得 和 hence 这 ana-
log 输出 将 是 updated. 这 状态 的 这
LDAC
输入 是
examined 之后
同步
是 带去 低. 取决于 在 它的 状态, 一个
的 二 更新 模式 是 选择.
如果
LDAC
= 0, 然后 这 自动 更新 模式 是 选择. 在
这个 模式 这 dac 获得 和 相似物 输出 是 updated 自动-
matically 当 这 last 位 在 这 串行 数据 stream 是 clocked 在.
这 更新 因此 takes 放置 在 这 sixteenth 下落 sclk 边缘.
如果
LDAC
= 1, 然后 这 自动 更新 是 无能 和 这
dac 获得 是 updated 用 带去
LDAC
低 任何 时间 之后 这
16-位 数据 转移 是 完全. 这 更新 now occurs 在 这
下落 边缘 的
LDAC
. 便条 那 这
LDAC
输入 必须 是 带去
后面的 高 又一次 在之前 这 next 数据 转移 是 initiated.
串行 数据 加载 format (daisy-chain 模式)
用 连接 dcen 高 这 daisy-chain 模式 是 使能.
这个 模式 的 运作 是 设计 为 multi-dac 系统
在哪里 一些 ad7243s 将 是 连接 在 cascade (看 图-
ure 16). 在 这个 模式 这 内部的 gating 电路系统 在 sclk 是
无能, 和 一个 串行 数据 输出 facility 是 使能. 这 inter-
nal gating 信号 是 permanently 起作用的 (低) 所以 那 这 sclk
信号 是 continuously 应用 至 这 输入 变换 寄存器 当
同步
是 低. 这 数据 是 clocked 在 这 寄存器 在 各自 下降-
ing sclk 边缘 之后
同步
going 低. 如果 更多 比 16 时钟
脉冲 是 应用, 这 数据 ripples 输出 的 这 变换 寄存器 和
呈现 在 这 sdo 线条. 用 连接 这个 线条 至 这 sdin
输入 在 这 next ad7243 在 这 chain, 一个 multi-dac 接口
将 是 构成. 十六 sclk 脉冲 是 必需的 为 各自
dac 在 这 系统. 因此, 这 总的 号码 的 时钟 循环
必须 equal 16n 在哪里 n 是 这 总的 号码 的 设备 在 这
chain. 当 这 串行 转移 至 所有 设备 是 完全,
同步
应当 是 带去 高. 这个 阻止 任何 更远 数据 正在
clocked 在 这 输入 寄存器.
一个 持续的 sclk 源 将 是 使用 如果 它 能 是 arranged
那
同步
是 使保持 低 为 这 准确无误的 号码 的 时钟 循环.
alternatively, 一个 burst 时钟 containing 这 精确的 号码 的 时钟
循环 将 是 使用 和
同步
带去 高 一些 时间 后来的.
当 这 转移 至 所有 输入 寄存器 是 完全, 一个 一般
LDAC
信号 updates 所有 dac latches 和 这 更小的 12 位 的
数据 在 各自 输入 寄存器. 所有 相似物 输出 是 因此 向上-
dated 同时发生地 在 这 下落 边缘 的
LDAC
.
clear 函数 (
CLR
)
这 clear 函数 bypasses 这 输入 变换 寄存器 和 负载 这
dac 获得 和 所有 0s. 它 是 使活动 用 带去
CLR
低. 在 所有
范围 除了 这 补偿 二进制的 双极 范围 (–5 v 至 +5 v) 这
输出 电压 是 重置 至 0 v. 在 这 补偿 二进制的 双极 范围
这 输出 是 设置 至 –refin. 这 clear 函数 是 特别
有用的 在 电源-向上 作 它 使能 这 输出 至 是 重置 至 一个
知道 状态.
SCLK
db11 (n)
MSB
db0 (n)
LSB
*
= don't 小心
SDIN
同步
LDAC
CLR
db0 (n)
LSB
SDO
db15 (n)*
DB15*
(n + 1)
db11 (n + 1)
MSB
db0 (n + 1)
LSB
未阐明的
db15 (n)*
db11 (n)
MSB
t
1
t
2
t
3
t
5
t
4
t
11
t
6
t
7
t
8
t
9
t
10
图示 8. 定时 图解 (daisy-chain 模式)
: 点此下载
