AD7224
rev. b
–6–
表格 i. ad7224 真实 表格
重置 LDAC WR CS
函数
H L L L 两个都 寄存器 是 transparent
H X H X 两个都 寄存器 是 latched
H H X H 两个都 寄存器 是 latched
H H L L 输入 寄存器 transparent
HH
g
L 输入 寄存器 latched
H L L H dac 寄存器 transparent
HL
g
H dac 寄存器 latched
L X X X 两个都 寄存器 承载
和 所有 zeros
g
H H H 两个都 寄存器 latched 和 所有 zeros
和 输出 仍然是 在 零
g
L L L 两个都 寄存器 是 transparent 和
输出 跟随 输入 数据
h = 高 状态, l = 低 状态, x = don’t 小心.
所有 控制 输入 是 水平的 triggered.
这 内容 的 两个都 寄存器 是 重置 用 一个 低 水平的 在 这
重置
线条. 和 两个都 寄存器 transparent, 这
重置
线条
功能 像 一个 零 override 和 这 输出 brought 至 0 v 为
这 持续时间 的 这
重置
脉冲波. 如果 两个都 寄存器 是 latched, 一个
“low” 脉冲波 在
重置
将 获得 所有 0s 在 这 寄存器 和
这 输出 仍然是 在 0 v 之后 这
重置
线条 有 returned
“high”. 这
重置
线条 能 是 使用 至 确保 电源-向上 至
0 v 在 这 ad7224 输出 和 是 也 有用的, 当 使用 作 一个
零 override, 在 系统 校准 循环. 图示 3 显示 这
输入 控制 逻辑 为 这 ad7224.
输入 数据
LDAC
WR
CS
重置
DAC
寄存器
输入
寄存器
图示 3. 输入 控制 逻辑
t
2
t
1
t
2
t
1
t
4
t
3
t
3
t
4
数据
有效的
t
5
t
6
数据
在
CS
WR
LDAC
注释:
1. 所有 输入 信号 上升 和 下降 时间 量过的 从 10% 至 90% 的 v
DD
.
t
r
= t
f
= 20ns 在 v
DD
范围
2. 定时 度量 涉及 水平的 是
V
INH
+ v
INL
2
图示 4. 写 循环 定时 图解
规格 范围
为 这 dac 至 维持 指定 精度, 这 涉及 volt-
age 必须 是 在 least 4 v 在下 这 v
DD
电源 供应 电压.
这个 电压 差别的 是 必需的 为 准确无误的 一代 的 偏差
电压 为 这 dac switches.
和 双 供应 运作, 这 ad7224 有 一个 扩展 v
DD
范围 从 +12 v
±
5% 至 +15 v
±
10% (i.e., 从 +11.4 v 至
+16.5 v). 运作 是 也 指定 为 一个 单独的 v
DD
电源
供应 的 +15 v
±
5%.
效能 是 指定 在 一个 宽 范围 的 涉及 电压
从 2 v 至 (v
DD
– 4 v) 和 双 供应. 这个 准许 一个 范围
的 标准 涉及 发生器 至 是 使用 此类 作 这 ad580,
一个 +2.5 v bandgap 涉及 和 这 ad584, 一个 精确 +10 v
涉及. 便条 那 在 顺序 至 达到 一个 输出 电压 范围
的 0 v 至 +10 v, 一个 名义上的 +15 v
±
5% 电源 供应 电压 是
必需的 用 这 ad7224.
地面 管理
交流 或者 瞬时 电压 在 agnd 和 dgnd 能 导致
噪音 在 这 相似物 输出. 这个 是 特别 真实 在 micropro-
cessor 系统 在哪里 数字的 噪音 是 prevalent. 这 simplest
方法 的 ensuring 那 电压 在 agnd 和 dgnd 是
equal 是 至 系 agnd 和 dgnd 一起 在 这 ad7224. 在
更多 complex 系统 在哪里 这 agnd 和 dgnd intertie 是
在 这 backplane, 它 是 推荐 那 二 二极管 是 con-
nected 在 inverse 并行的 在 这 ad7224 agnd 和
dgnd 管脚 (in914 或者 相等的).
应用 这 ad7224
单极的 输出 运作
这个 是 这 基本 模式 的 运作 为 这 ad7224, 和 这
输出 电压 having 这 一样 积极的 极性 作 v
REF
. 这
ad7224 能 是 运作 单独的 供应 (v
SS
= agnd) 或者 和
积极的/负的 供应 (看 运算-放大 部分 这个 轮廓
这 有利因素 的 having 负的 v
SS
). 连接 为 这 uni-
polar 输出 运作 是 显示 在 图示 5. 这 电压 在
V
REF
必须 从不 是 负的 和 遵守 至 dgnd. 失败 至
注意到 这个 precaution 将 导致 parasitic 晶体管 action 和
可能 设备 destruction. 这 代号 表格 为 单极的 输出
运作 是 显示 在 表格 ii.
DAC
DB7
DB0
3
V
DD
V
REF
CS
WR
LDAC
重置
V
SS
AGND DGND
AD7224
V
输出
数据
(8-位)
图示 5. 单极的 输出 电路
表格 iii. 单极的 代号 表格
dac 寄存器 内容
MSB LSB 相似物 输出
1 1 1 1 1 1 1 1
+
V
REF
255
256
1 0 0 0 0 0 0 1
+
V
REF
129
256
1 0 0 0 0 0 0 0
+
V
REF
128
256
=+
V
REF
2
0 1 1 1 1 1 1 1
+
V
REF
127
256
0 0 0 0 0 0 0 1
+
V
REF
1
256
0 0 0 0 0 0 0 0
0 v
便条
: 1
LSB
=
V
REF
()
2
−
8
()
=
V
REF
1
256
: 点此下载
