AD7224
rev. b
–7–
双极 输出 运作
这 ad7224 能 是 配置 至 提供 双极 输出 运算-
限定 使用 一个 外部 放大器 和 二 电阻器. 图示 6
显示 一个 电路 使用 至 执行 补偿 二进制的 编码. 在 这个
情况
V
O
=
1
+
R
2
R
1
•
D
V
REF
()
–
R
2
R
1
•
V
REF
()
和
R
1 =
R
2
V
O
= (2
D
– 1) •
V
REF
在哪里
D
是 一个 fractional 描述 的 这 数字的 文字 在
这 dac 寄存器.
mismatch 在 r1 和 r2 导致 增益 和 补偿 errors;
因此, 这些 电阻器 必须 相一致 和 追踪 在 tempera-
ture. once 又一次, 这 ad7224 能 是 运作 在 单独的 供应
或者 从 积极的/负的 供应. 表格 iii 显示 这 数字的
代号 相比 输出 电压 relationship 为 这 电路 的 图示
6 和 r1 = r2.
+15V
+15V
V
REF
R1
R2
V
输出
r1, r2 = 10k
Ω
±
0.1%
DAC
DB7
DB0
3
V
DD
V
REF
CS
WR
LDAC
重置
V
SS
AGND DGND
AD7224
V
输出
数据
(8-位)
图示 6. 双极 输出 电路
表格 iii. 双极 (补偿 二进制的) 代号 表格
dac 寄存器 内容
MSB LSB 相似物 输出
1 1 1 1 1 1 1 1
+
V
REF
127
128
1 0 0 0 0 0 0 1
+
V
REF
1
128
1 0 0 0 0 0 0 0
0 v
0 1 1 1 1 1 1 1
–
V
REF
1
128
0 0 0 0 0 0 0 1
–
V
REF
127
128
0 0 0 0 0 0 0 0
–
V
REF
128
128
=
–
V
REF
agnd 偏差
这 ad7224 agnd 管脚 能 是 片面的 在之上 系统 地
(ad7224 dgnd) 至 提供 一个 补偿 “zero” 相似物 输出
电压 水平的. 图示 7 显示 一个 电路 配置 至 达到
这个. 这 输出 电压, v
输出
, 是 表示 作:
V
输出
=
V
偏差
+
D
•
(
V
在
)
在哪里
D
是 一个 fractional 描述 的 这 数字的 文字 在
dac 寄存器 和 能 相异 从 0 至 255/256.
为 一个 给 v
在
, 增加 agnd 在之上 系统 地 将 re-
duce 这 有效的 v
DD
–V
REF
这个 必须 是 在 least 4 v 至 en-
确信 指定 运作. 便条 那 v
DD
和 v
SS
为 这 ad7224
必须 是 关联 至 dgnd.
DAC
V
DD
V
REF
V
SS
AGND
DGND
AD7224
V
输出
V
在
V
在
V
偏差
图示 7. agnd 偏差 电路
微处理器 接口
8085A
8088
A15
A8
ALE
AD0
AD7
地址
DECODE
获得
EN
AD7224*
WR
DB7
DB0
LDAC
WR
地址 总线
地址 数据 总线
*linear 电路系统 omitted 为 clarity
CS
图示 8. ad7224 至 8085a/8088 接口
D0
D7
数据 总线
*linear 电路系统 omitted 为 clarity
e 或者
φ
2
D0
D7
e 或者
φ
2
r/w
A15
A0
6809
6502
地址
DECODE
EN
地址 总线
LDAC
WR
CS
DB7
DB0
AD7224*
图示 9. ad7224 至 6809/6502 接口
z-80
A15
A0
D0
D7
AD7224*
DB7
DB0
LDAC
WR
地址 总线
数据 总线
*linear 电路系统 omitted 为 clarity
地址
DECODE
CS
WR
图示 10. ad7224 至 z-80 接口
68008
A23
A1
D0
D7
AD7224*
DB7
DB0
LDAC
WR
地址 总线
数据 总线
*linear 电路系统 omitted 为 clarity
地址
DECODE
CS
r/w
DTACK
图示 11. ad7224 至 68008 接口
: 点此下载
