AD712
rev. b–8–
运算 放大 安排好 时间 -
一个 mathematical 模型
这 设计 的 这 ad712 给 细致的 注意 至 optimizing
单独的 电路 组件; 在 增加, 一个 细致的 trade-止
是 制造: 这 增益 带宽 产品 (4 mhz) 和 回转 比率
(20 v/
µ
s) 是 选择 至 是 高 足够的 至 提供 非常 快
安排好 时间 但是 不 too 高 至 导致 一个 重大的 减少 在
阶段 余裕 (和 因此 稳固). 因此 设计, 这
ad712 settles 至
±
0.01%, 和 一个 10 v 输出 步伐, 在 下面
1
µ
s, 当 retaining 这 能力 至 驱动 一个 250 pf 加载 capaci-
tance 当 运行 作 一个 统一体 增益 追随着.
如果 一个 运算 放大 是 modeled 作 一个 完美的 积分器 和 一个 统一体 增益
转型 频率 的
ω
ο
/2
π,
等式 1 将 准确地 de-
scribe 这 小 信号 行为 的 这 电路 的 图示 26a,
consisting 的 一个 运算 放大 连接 作 一个 i-至-v 转换器 在 这
输出 的 一个 双极 或者 cmos dac. 这个 等式 将 com-
pletely describe 这 输出 的 这 系统 如果 不 为 这 运算 放大’s
finite 回转 比率 和 其它 非线性的 影响.
等式 1.
V
O
I
在
=
–
R
R
(
C
f
=
C
X
)
ω
ο
s
2
+
G
N
ω
ο
+
RC
f
s
+
1
在哪里
ω
ο
2
π
=运算 放大’s 统一体 增益 频率
G
N
= “noise” 增益 的 电路
1
+
R
R
O
这个 等式 将 然后 是 solved 为 c
f
:
等式 2.
C
f
=
2
−
G
N
R
ω
ο
+
2
RC
X
ω
ο
+
(1
−
G
N
)
R
ω
ο
在 这些 equations, 电容 c
X
是 这 总的 电容 appearing
这 反相的 终端 的 这 运算 放大. 当 modeling 一个 dac
缓存区 应用, 这 norton 相等的 电路 的 图示 26a
能 是 使用 直接地; 电容 c
X
是 这 总的 电容 的
这 输出 的 这 dac 加 这 输入 电容 的 这 运算 放大
(自从 这 二 是 在 并行的).
1/2
AD712
V
输出
R
L
C
L
C
F
R
I
O
R
O
C
X
图示 26a. simplified 模型 的 这 ad712 使用 作 一个
电流-输出 dac 缓存区
当 r
O
和 i
O
是 replaced 和 它们的 thevenin v
在
和 r
在
equivalents, 这 一般 目的 反相的 放大器 的 图示
26b 是 创建. 便条 那 当 使用 这个 一般 模型, capaci-
tance c
X
是 也 这 输入 电容 的 这 运算 放大 如果 一个
简单的 反相的 运算 放大 是 正在 simulated 或者 它 是 这 com-
bined 电容 的 这 dac 输出 和 这 运算 放大 输入 如果
这 dac 缓存区 是 正在 modeled.
1/2
AD712
V
输出
R
L
C
L
C
F
R
V
在
R
在
C
X
图示 26b. simplified 模型 的 这 ad712
使用 作 一个 反相器
在 也 情况, 这 电容 c
X
导致 这 系统 至 go 从
一个 一个-柱子 至 一个 二-柱子 回馈; 这个 额外的 柱子 增加
安排好 时间 用 introducing peaking 或者 ringing 在 这 运算 放大
输出. 自从 这 值 的 c
X
能 是 estimated 和 合理的
精度, 等式 2 能 是 使用 至 choose 一个 小 电容,
C
F
, 至 cancel 这 输入 柱子 和 优化 放大器 回馈.
图示 27 是 一个 graphical 解决方案 的 等式 2 为 这 ad712
和 r = 4 k
Ω
.
C
F
C
X
40
30
0
100
20
10
G
N
= 3.0
G
N
= 2.0
G
N
= 1.5
G
N
= 1.0
20 30 40 50 60
50
60
G
N
= 4.0
图示 27. 值 的 电容 c
F
vs. 值 的 c
X
: 点此下载
