–6–
+
+
AD9066
CLKIN
OPTIONAL
BPF
或者 lpf
PLL
V
INA
V
INB
时钟
1
6
11
28
27
26
25
24
23
20
19
18
17
16
15
一个 输出
(inphase)
b 输出
(quadrature)
0
90
received 信号
力量 指示信号
AGC
探测器
PTAT
电压
10
VMID
10
100nF
330
100nF
4.7
F
330
通带
过滤
agc 电压
中点
偏差
发生器
偏差
电路
–
16dBM
LOCAL
振荡器
rf 输入
(触角)
AD607
图示 8. digitizer 和 ad607 接受者 电路
theory 的 运作
这 ad9066 双 模数转换器 雇用 一个 专利的 interpolated flash
architecture. 这个 architecture 使能 64 可能 quantization
水平 和 仅有的 32 比较器 前置放大器. 这个 keeps 输入
电容 至 一个 最小. 这 中点 的 这 涉及 lad-
der 是 喂养 后面的 至 这 相似物 输入, 准许 容易 偏置 的 这
模数转换器 至 midscale 为 交流 结合 产品.
作 显示 在 图示 4d, 一个 简单的 电阻 是 使用 至 提供 这
涉及 ladder 中点 至 这 相似物 输入. 这 高 imped-
ance mos 输入 的 这 comparators insure 非 静态的 电压
漏出 横过 这 电阻. 这个 排除 这 需要 为 一个 起作用的
缓存区 (和 它的 固有的 补偿) 至 设置 这 涉及 中点 在
这 相似物 输入.
这 输出 的 这 comparators 是 转变 至 一个 6-位 文字
和 转变 至 cmos 水平. 这 数字的 信号 是 latched 在
六 stages (二 pipeline 延迟) 在 这 信号 path. 这 数字的
输出 是 cmos 和 大概 equal 上升 和 下降 时间.
这 encode 时钟 运用 一个 cmos 输入 平台 和 ttl-
兼容 (1.4 v) 门槛. 内部的 时钟 缓存区 降低
外部 时钟 驱动 (所需的)东西.
rev. 一个
AD9066