ad9221/ad9223/ad9220
rev. d
–9–
介绍
这 ad9221/ad9223/ad9220 是 members 的 一个 高 perfor-
mance, 完全 单独的-供应 12-位 模数转换器 产品 家族为基础
在 这 一样 cmos pipelined architecture. 这 产品 家族
准许 这 系统 设计者 一个 upward 或者 downward 组件
选择 path 为基础 在 动态 效能, 样本比率, 和
电源. 这 相似物 输入 范围 的 这ad9221/ad9223/ad9220
是 高级地 有伸缩性的 准许 为 两个都 单独的-结束 或者 差别的
输入 的 varying amplitudes 这个 能 是 交流 或者 直流 结合.
各自 设备 shares 这 一样 接口 选项, 引脚 和 包装-
age offering.
这 ad9221/ad9223/ad9220 utilize 一个 四-平台 pipeline
architecture 和 一个 wideband 输入 样本-和-支撑 放大器
(sha) 执行 在 一个 费用-有效的 cmos 处理. 各自
平台 的 这 pipeline, excluding 这 last 平台, 组成 的 一个 低
决议 flash 一个/d 连接 至 一个 切换 电容 dac
和 interstage residue 放大器 (mdac). 这 residue 放大器
amplifies 这 区别 在 这 reconstructed dac 输出
和 这 flash 输入 为 这 next 平台 在 这 pipeline. 一个 位 的
多余 是 使用 在 各自 的 这 stages 至 facilitate 数字的
纠正 的 flash errors. 这 last 平台 simply 组成 的 一个
flash 一个/d.
这 pipeline architecture 准许 一个 更好 throughput 比率 在 这
费用 的 pipeline 延迟 或者 latency. 这个 意思 那 当 这
转换器 是 有能力 的 capturing 一个 新 输入 样本 每 时钟
循环, 它 的确 takes 三 时钟 循环 为 这 转换 至 是
全部地 processed 和 呈现 在 这 输出. 这个 latency 是 不 一个
concern 在 大多数 产品. 这 数字的 输出, 一起 和
这 输出-的-范围 指示信号 (otr), 是 latched 在 一个 输出
缓存区 至 驱动 这 输出 管脚. 这 输出 驱动器 的 这
ad9220ars, ad9221 和 ad9223 能 是 配置 至
接口 和 +5 v 或者 +3.3 v 逻辑 families, 当 这 ad9220ar
能 仅有的 是 配置 为 +5 v 逻辑.
这 ad9221/ad9223/ad9220 使用 两个都 edges 的 这 时钟 在
它们的 内部的 定时 电路系统 (看 图示 1 和 规格
页 为 精确的 定时 (所需的)东西). 这 一个/d 样本 这 ana-
log 输入 在 这 rising 边缘 的 这 时钟 输入. 在 这 时钟
低 时间 (在 这 下落 边缘 和 rising 边缘 的 这 时钟),
这 输入 sha 是 在 这 样本 模式; 在 这 时钟 高
时间 它 是 在 支撑. 系统 干扰 just 较早的 至 这 rising
边缘 的 这 时钟 和/或者 过度的 时钟 jitter 将 导致 这
输入 sha 至 acquire 这 wrong 值, 和 应当 是 使减少到最低限度.
这 内部的 电路系统 的 两个都 这 输入 sha 和 单独的
pipeline stages 的 各自 成员 的 这 产品 家族 是 opti-
mized 为 两个都 电源 消耗 和 效能. 一个 固有的
tradeoff exists 在 这 输入 sha’s 动态 效能
和 它的 电源 消耗
.
计算数量 29 和 30 显示 这个 tradeoff
用 comparing 这 全部-电源 带宽 和 安排好 时间 的 这
ad9221/ad9223/ad9220. 两个都 计算数量 reveal 那 高等级的
全部-电源 带宽 和 faster 安排好 时间 是 达到 在
这 费用 的 一个 增加 在 电源 消耗. similarly, 一个
tradeoff exists在 这 抽样 比率 和 这 电源 dissipated
在 各自 平台.
作 先前 陈述, 这 ad9220, ad9221 和 ad9223 是
类似的 在 大多数 aspects 除了 为 这 指定 抽样 比率,
电源 消耗量, 和 动态 效能. 这 产品
家族 是 高级地 有伸缩性的 供应 一些 不同的 输入 范围
和 接口 选项. 作 一个 结果, 许多 的 这 应用 issues
和 tradeoffs 有关联的 和 这些 结果 配置 是
也 类似的. 这 数据 薄板 是 structured 此类 那 这 设计者
能 制造 一个 informed decision 在 selecting 这 恰当的 一个/d 和
optimizing 它的 效能 至 合适 这 明确的 应用.
频率 – mhz
0
–3
–12
1 10010
振幅 – db
–6
–9
AD9221
AD9220
AD9223
图示 29. 全部-电源 带宽
安排好 时间 – ns
代号
4000
3000
0
0
6010 20 30 40 50
2000
1000
AD9220
AD9223
AD9221
图示 30. 安排好 时间
相似物 输入 和 涉及 overview
图示 31, 一个 simplified 模型 的 这 ad9221/ad9223/ad9220,
最好的部分 这 relationship 在 这 相似物 输入, vina,
vinb, 和 这 涉及 电压, vref. 像 这 电压
应用 至这 顶 的 这 电阻 ladder 在 一个 flash 一个/d 转换器,
这 值 vref 定义 这 最大 输入 电压 至 这
一个/d
核心
. 这 最小 输入 电压 至 这
一个/d 核心
是 automatically
定义 至 是 –vref.
V
核心
VINA
VINB
+V
REF
–V
REF
一个/d
核心
12
ad9221/ad9223/ad9220
图示 31. ad9221/ad9223/ad9220 相等的 函数的
输入 电路
: 点此下载
