AD9283
–8– rev. b
代号
2.0
LSB
–0.5
–1.0
–1.5
–2.0
0.5
0.0
1.0
1.5
图示 19. integral 非线性
产品
theory 的 运作
这 相似物 信号 是 应用 differentially 或者 单独的-endedly 至
这 输入 的 这 ad9283. 这 信号 是 缓冲 和 喂养 为-
ward 至 一个 在-碎片 样本-和-支撑 电路. 这 模数转换器 核心
architecture 是 一个 位-每-平台 pipeline 类型 转换器 utilizing
转变 电容 技巧. 这 位-每-平台 blocks 决定
这 5 msbs 和驱动 一个 flash 转换器 至 encode 这 3 lsbs.
各自 的 这 5 msbstages 提供 sufficient overlap 和 错误
纠正 至 准许 optimization 的 效能 和 遵守 至
比较器 精度. 这 输出 staging 块 aligns 这 数据,
carries 输出 这 错误 纠正 和 feeds 这 数据 至 这 第八
输出 缓存区. 这 ad9283 包含 一个 在-碎片 涉及
(nominally 1.25 v) 和 发生 所有 clocking 信号 从 一个
externally 应用 encode command. 这个 制造 这 模数转换器 容易
至 接口 和 和 需要 非常 few 外部 组件 为
运作.
encode 输入
这 encode 输入 是 全部地 ttl/cmos 兼容 和 一个
名义上的 门槛 的 1.5 v. 小心 是 带去 在 这 碎片 至
相一致 时钟 线条 延迟 和 维持 sharp 时钟 逻辑 transi-
tions. 任何 高 速 一个/d 转换器 是 极其 敏感的 至
这 质量 的 这 抽样 时钟 提供 用 这 用户. 这个
模数转换器 使用 一个 在-碎片 样本-和-支撑 电路 这个 是 essen-
tially 一个 mixer. 任何 定时 jitter 在 这 encode 将 是 com-
bined 和 这 desired 信号 和 降级 这 高 频率
效能 的 这 模数转换器. 这 用户 是 advised 至 给 commen-
surate 想法 至 这 时钟 源.
相似物 输入
这 相似物 输入 至 这 模数转换器 是 全部地 差别的 和 两个都 在-
puts 是 内部 片面的. 这个 准许 这 大多数 有伸缩性的 使用 的 交流
或者 直流 和 差别的 或者 单独的-结束 输入 模式. 为 顶峰
效能 这 输入 是 片面的 在 0.3
×
V
D
. 看 这 specifi-
cation 表格 为 容许的 一般模式 范围 当 直流 cou-
pling 这 输入. 这 输入 是 也 缓冲 至 减少 这 加载
这 用户 needs 至 驱动. 为 最好的 动态 效能, 这
阻抗 在 一个
在
和 一个
在
应当 是 matched. 这 重要
的 这个 增加 和 抽样 比率 和 相似物 输入 频率.
这 名义上的 输入 范围 是 1.024 v p-p.
数字的 输出
这 数字的 输出 是 ttl/cmos 兼容. 这 输出
缓存区 是 powered 从 一个 独立的 供应, 准许 调整
的 这 输出 电压 摆动 至 使容易 接合 和 2.5 v 或者
3.3 v 逻辑. 这 ad9283 变得 在 一个 低 电源 状态 在里面 二
时钟 循环 下列的 这 assertion 的 这 pwrdwn 输入.
pwrdwn 是 asserted 和 一个 逻辑 高. 在 电源-向下
这 输出 转变 至 一个 高 阻抗 状态. 这 时间 它
takes 至 达到 最优的 效能 之后 disabling 这 电源-
向下 模式 是 大概 15 时钟 循环. 小心 应当 是
带去 当 加载 这 数字的 输出 的 任何 高 速 模数转换器.
大 输出 负载 create 电流 过往旅客 在 这 碎片 那 能
降级 这 转换器’s 效能.
电压 涉及
一个 稳固的 和 精确 1.25 v 电压 涉及 是 建造 在 这
ad9283 (vref 输出). 在 正常的 运作, 这 内部的 谈及-
ence 是 使用 用 strapping 管脚 2 和 3 的 这 ad9283 一起.
这 输入 范围 能 是 调整 用 varying 这 涉及 volt-
age 应用 至 这 ad9283. 非 降级 在 效能
occurs 当 这 涉及 是 调整
±
5%. 这 全部-规模 范围
的 这 模数转换器 轨道 涉及 电压 改变 成直线地. whether
使用 或者 不, 这 内部的 涉及 (管脚 2) 应当 是 绕过
和 一个 0.1
µ
f 电容 至 地面.
定时
这 ad9283 提供 latched 数据 输出 和 四 pipeline
延迟. 数据 输出 是 有 一个 传播 延迟 (t
PD
)
之后 这 rising 边缘 的 这 encode command (图示 1. 定时
图解). 这 最小 有保证的 转换 比率 至 这
模数转换器 是 1 msps. 这 动态 效能 的 这 转换器
将 降级 在 encode 比率 在下 这个 样本 比率.
evaluation 板
这 ad9283 evaluation 板 提供 一个 容易 方法 至 测试 这
ad9283. 它 仅有的 需要 一个 3 v 供应, 一个 相似物 输入 和
encode 时钟 至 测试 这 ad9283. 这 板 是 运输 和 这
100 msps 等级 模数转换器.
这 相似物 输入 至 这 板 accepts 一个 1 v p-p 信号 集中
在 地面. j1 应当 是 使用 (jump e3–e4, e18–e19) 至 驱动
这 模数转换器 通过 变压器 t1. j2 应当 是 使用 为 单独的-
结束 输入 驱动 (jump e19–e21).
两个都 j1 和 j2 是 terminated 至 50
Ω
在 这 pcb. 各自 相似物
path 是 交流-结合 至 一个 在-碎片 电阻 分隔物 这个 提供
这 必需的 直流 偏差.
一个 (ttl/cmos 水平的) 样本 时钟 是 应用 至 连接器
j3 这个 是 terminated 通过 50
Ω
在 这 pcb. 这个 时钟 是
缓冲 用 u5 这个 也 提供 这 clocks 为 这 574
latches, dac, 和 这 止-card 获得 时钟 clkcon. (timing
能 是 修改 在 e17.)
那里 是 一个 reconstruction dac (ad9760) 在 这 pcb. 这
dac 是 在 这 板 至 assist 在 debug only—the 输出
应当 不 是 使用 至 measure 效能 的 这 模数转换器.
: 点此下载
