AD9071
–8–
rev. b
应用 注释
theory 的 运作
这 ad9071 雇用 一个 二-步伐 subranging architecture 和
数字的 错误 纠正.
这 抽样 和 转换 处理 是 initiated 用 一个 rising 边缘
在 这 encode 输入. 这 相似物 输入 信号 是 缓冲 用 一个
高 速 差别的 放大器 和 应用 至 一个 追踪-和-支撑
(t/h) 电路, 这个 俘获 这 值 的 这 输入 在 这sam-
pling instant 和 维持 它 为 这 持续时间 的 这 转换.
这 coarse quantizer (模数转换器) 生产 一个 5-位 估计 的 这
输入 值. 它的 数字的 输出 是 reconverted 至 相似物 表格 用
这 reconstruction dac 和 subtracted 从 这 输入 信号 在
这 总 放大. 这 第二 平台 quantizer 发生 一个 6-位
描述 的 这 区别 信号. 这 eleven 位 是 前-
sented 至 这 encode 逻辑, 这个 corrects 为 范围 在-
lap errors 和 生产 一个 精确 10-位 结果.
数据 是 strobed 至 这 输出 在 这 rising 边缘 的 这 encode
输入, 和 这 数据 从 样本 n appearing 在 这 输出
下列的 encode rising 边缘 n+3.
使用 这 ad9071
encode 输入
任何 高-速 一个/d 转换器 是 极其 敏感的 至 这
质量 的 这 抽样 时钟 提供 用 这 用户. 一个 追踪/支撑
电路 是 essentially 一个 mixer, 和 任何 噪音, 扭曲量, 或者 定时
jitter 在 这 时钟 将 是 联合的 和 这 desired 信号 在
这 一个/d 输出. 为 那 reason, considerable 小心 有 被
带去 在 这 设计 的 这 encode 输入 的 这 ad9071, 和
这 用户 是 advised 至 给 commensurate 想法 至 这 时钟
源. 这 最低 jitter 时钟 源 是 一个 结晶 振荡器 pro-
ducing 一个 pure sine 波.
这 encode 输入 是 全部地 ttl/cmos 兼容.
数字的 输出
这 数字的 输出 是 cmos 兼容 为 更小的 电源
消耗量. 200
Ω
序列 电阻器 是 推荐 在
这 ad9071 和 这 接到 逻辑 至 减少 过往旅客 和
改进 snr.
相似物 输入
这 相似物 输入 有 被 优化 为 差别的 信号
输入.
AD9071
T1A
t1 - 1t
50
V
REF
(+2.5v)
0.1
F
0.1
F
100
100
AIN
AIN
图示 18. 差别的 相似物 输入 配置
如果 驱动 单独的-endedly, 这
AIN
应当 是 连接 至 一个
clean 涉及 和 绕过 至 地面. 为 最好的 动态
效能, 阻抗 在 ain 和
AIN
应当 相一致.
特定的 小心 是 带去 在 这 设计 的 这 相似物 输入 部分
的 这 ad9071 至 阻止 损坏 和 corruption 的 数据 当
这 输入 是 过载. 这 名义上的 输入 范围 是 +1.988 v 至
+3.012 v (1.024 vp-p 集中 在 +2.5 v). 输出-的-范围
comparators 发现 当 这 相似物 输入 信号 是 输出 的 这个
范围, 和 设置 这 或者 输出 信号 高. 这 数字的 输出
是 锁 在 加 或者 minus 全部 规模 (3ff
H
或者 200
H
) 为 volt-
ages 那 是 输出 的 范围, 但是 在 1 v 和 5 v. 输入 volt-
ages 外部 的 这个 范围 将 结果 在 invalid 代号 在 这
模数转换器’s 输出.
25
AD9071
50
V
REF
(+2.5v)
0.1
F
0.1
F
100
100
AIN
AIN
图示 19. 单独的-结束 相似物 输入 配置
当 这 相似物 输入 信号 returns 至 这 名义上的 范围, 这
输出-的-范围 comparators 返回 这 模数转换器 至 它的 起作用的 模式
和 这 设备 recovers 在 这 超（电）压 恢复 时间.
电压 涉及
一个 稳固的 和 精确 2.5 v 电压 涉及 (v
CC
– 2.5 v) 是
建造 在 这 ad9071 (vref 输出). 在 正常的 运作, 这
内部的 涉及 是 使用 用 strapping 管脚 3 和 4 的 这 ad9071
一起. 这 内部的 涉及 能 提供 100
µ
一个 的 extra
驱动 电流 那 将 是 使用 为 其它 电路.
一些 产品 将 需要 更好 精度, 改进
温度 效能, 或者 调整 的 这 增益 的 这
ad9071, 这个 不能 是 得到 用 使用 这 内部的 谈及-
ence. 为 这些 产品, 一个 外部 2.5 v 涉及 能 是
连接 至 vref 在, 这个 需要 5
µ
一个 的 驱动 电流
(看 图示 20).
AD9071
V
REF
在
0.1
F
AD780
V
输出
+V
在
地
1
F
+5V
修整
+5V
25k
1M
o/p 选择
NC
nc = 非 连接
图示 20. 使用 这 ad780 电压 涉及
这 输入 范围 能 是 调整 用 varying 这 涉及 volt-
age 应用 至 这 ad9071. 非 appreciable 降级 在
效能 occurs 当 这 涉及 是 调整
±
4%. 这
全部-规模 范围 的 这 模数转换器 轨道 涉及 电压 改变
成直线地.
定时
这 效能 的 这 ad9071 是 insensitive 至 这 职责
循环 的 这 时钟 在 一个 宽 范围 的 运行 情况
(看 图示 15).
这 ad9071 提供 latched 数据 输出, 和 三 pipeline
延迟. 数据 输出 是 有 一个 传播 延迟 (t
PD
)
之后 这 rising 边缘 的 这 encode command(看 图示 1). 这
长度 的 这 输出 数据 lines, 和 负载 放置 在 它们, 应当
是 使减少到最低限度 至 减少 transients 在里面这 ad9071; 这些
过往旅客 能 detract 从 这 转换器’s 动态 performance.
: 点此下载
