6-6
函数的 图解
1211 151413 181716
WR
RD
CS
INTR
clk osc
clk r
V+
V
在
(-)
V
在
(+)
DGND
V
REF
/2
AGND
(v
REF
)
DAC
V
输出
竞赛
CLK
GEN
CLKS
clk 一个
重置
开始 f/f
LADDER
和
解码器
SUCCESSIVE
approx.
寄存器
和 获得
8-位
变换
寄存器
D
重置
设置
conv. compl.
三-状态
输出 latches
数字的 输出
三-状态 控制
“1” = 输出 使能
DFF2
clk 一个
XFER
G2
Q
8 x 1/f
R
Q
intr f/f
如果 重置 = “0”
D
DFF1
Q
D
Q
clk b
开始
转换
MSB
LSB
Q
“1” = 重置 变换 寄存器
“0” = busy 和 重置 状态
重置
读
设置
3
2
1
5
7
6
10
9
8
4
19
20
clk 在
MSB
G1
CLK
-
+
LSB
输入 保护
为 所有 逻辑 输入
输入
至 内部的
bv = 30v
电路
∑
V+
+
-
adc0802, adc0803, adc0804