飞利浦 半导体 产品 数据
adc0803/0804cmos 8-位 一个/d 转换器
2002 oct 17
7
全部 规模 调整
全部 规模 增益 是 调整 用 应用 任何 desired 补偿 电压 至
V
在
(–), 然后 应用 这 v
在
(+) 一个 电压 那 是 1-
1
/
2
lsb 较少 比
这 desired 相似物 全部-规模 电压 范围 和 然后 调整 这
巨大 的 v
REF
/2 输入 电压 (或者 这 v
CC
供应 如果 那里 是 非
V
REF
/2 输入 连接) 为 一个 数字的 输出 代号 这个 just
改变 从 1111 1110 至 1111 1111. 这 完美的 v
在
(+) 电压 为
这个 全部-规模 调整 是 给 用:
V
在
(
)
V
在
(
)
1.5 x
V
最大值
V
最小值
255
在哪里:
V
最大值
= 高 终止 的 相似物 输入 范围 (地面 关联)
V
最小值
= 低 终止 (零 补偿) 的 相似物 输入 (地面 关联)
clocking 选项
这 时钟 信号 为 这些 一个/ds 能 是 获得 从 外部
来源, 此类 作 一个 系统 时钟, 或者 自-clocking 能 是
accomplished 用 adding 一个 外部 电阻 和 电容, 作
显示 在 图示 11.
重的 电容的 或者 直流 加载 的 这 clk r 管脚 应当 是 避免
作 这个 将 disturb 正常的 转换器 运作. 负载 较少 比 50pf
是 允许. 这个 准许 驱动 向上 至 七 一个/d 转换器 clk 在
管脚 的 这个 家族 从 一个 单独的 clk r 管脚 的 一个 转换器. 为
大 加载 的 这 时钟 线条, 一个 cmos 或者 低 电源 ttl 缓存区 或者
pnp 输入 逻辑 应当 是 使用 至 降低 这 加载 在 这 clk
r 管脚.
重新开始 在 一个 转换
一个 转换 在 处理 能 是 halted 和 一个 新 转换 began
用 bringing 这 cs
和 wr输入 低 和 准许 在 least 一个 的
它们 至 go 高 又一次. 这 输出 数据 获得 是 不 updated 如果 这
转换 在 progress 是 不 完成; 这 数据 从 这
先前 完成 转换 将 仍然是 在 这 输出 数据
latches 直到 一个 subsequent 转换 是 完成.
持续的 转换
至 提供 持续的 转换 的 输入 数据, 这 cs和 rd
输入 是 grounded 和 intr输出 是 系 至 这 wr输入. 这个
INTR
/wr 连接 应当 是 短促地 强迫 至 一个 逻辑 低
在之上 电源-向上 至 insure 电路 运作. 看 图示 10 为 一个
方法 至 accomplish 这个.
驱动 这 数据 总线
这个 cmos 一个/d 转换器, 像 mos 微处理器 和
memories, 将 需要 一个 总线 驱动器 当 这 总的 电容 的 这
数据 总线 gets 大. 其它 电路系统 系 至 这 数据 总线 将 增加 至
这 总的 电容的 加载, 甚至 在 这 高 阻抗 模式.
那里 是 alternatives 在 处理 这个 问题. 这 电容的
加载 的 这 数据 总线 slows 向下 这 回馈 时间, 虽然 直流
规格 是 安静的 符合. 为 系统 和 一个 相当地 低 cpu
时钟 频率, 更多 时间 是 有 在 这个 至 establish 恰当的
逻辑 水平 在 这 总线, 准许 高等级的 电容的 负载 至 是 驱动
(看 典型 效能 特性).
在 高等级的 cpu 时钟 发生率, 时间 能 是 扩展 为 i/o
读 (和/或者 写) 用 inserting wait states (8880) 或者 使用
时钟-扩展 电路 (6800, 8035).
最终, 如果 时间 是 核心的 和 电容的 加载 是 高, 外部 总线
驱动器 必须 是 使用. 这些 能 是 3-状态 缓存区 (低 电源
肖特基 是 推荐, 此类 作 这 n74ls240 序列) 或者 特定的
高等级的 电流 驱动 产品 设计 作 总线 驱动器. 高 电流
双极 总线 驱动器 和 pnp 输入 是 推荐 作 这 pnp
输入 提供 低 加载 的 这 一个/d 输出, 准许 更好的 回馈
时间.
电源 供应
噪音 尖刺 在 这 v
CC
线条 能 导致 转换 errors 作 这
内部的 比较器 将 respond 至 它们. 一个 低 电感 过滤
电容 应当 是 使用 关闭 至 这 转换器 v
CC
管脚 和 值
的 1
µ
f 或者 更好 是 推荐. 一个 独立的 5 v 调整器 为
这 转换器 (和 其它 5 v 直线的 电路系统) 将 非常 减少
数字的 噪音 在 这 v
CC
供应 和 这 attendant 问题.
线路 和 布局 预防措施
数字的 线-wrap 插座 和 连接 是 不 satisfactory 为
breadboarding 这个 (或者 任何) 一个/d 转换器. 插座 在 pc boards
能 是 使用. 所有 逻辑 信号 线 和 leads 应当 是 grouped 或者
保持 作 far 作 可能 从 这 相似物 信号 leads. 单独的 线
相似物 输入 leads 将 挑选 向上 undesired hum 和 噪音, 需要
这 使用 的 shielded leads 至 这 相似物 输入 在 许多 产品.
一个 单独的-要点 相似物 地面 独立的 从 这 逻辑 或者 数字的
地面 点 应当 是 使用. 这 电源 供应 绕过 电容
和 这 自-clocking 电容, 如果 使用, 应当 是 returned 至 数字的
地面. 任何 v
REF
/2 绕过 电容, 相似物 输入 过滤 电容,
和 任何 输入 防护 应当 是 returned 至 这 相似物 地面
要点. 恰当的 grounding 将 降低 零-规模 errors 这个 是
呈现 在 每 代号. 零-规模 errors 能 通常地 是 traced 至
improper 板 布局 和 线路.
: 点此下载
