描述 的 管脚 功能
管脚 名字 函数
1V
在
相似物 输入; 范围
=
地
≤
V
在
≤
V
CC
2 DB0 触发-状态 数据 输出 — 位 0 (lsb)
3 DB1 触发-状态 数据 输出 — 位 1
4 DB2 触发-状态 数据 输出 — 位 2
5 DB3 触发-状态 数据 输出 — 位 3
6WR
/rdy
wr-rd 模式
wr:
和 CS 低, 这 转换 是
started 在 这 下落 边缘 的 wr.
大概 800 ns (这 preset 内部的
时间 输出, t
I
) 之后 这 WR rising 边缘, 这
结果 的 这 转换 将 是 strobed
在 这 输出 获得, 提供 那 RD
做 不 出现 较早的 至 这个 时间 输出 (看
计算数量 3, 4
).
RD 模式
rdy:
这个 是 一个 打开 流 输出 (非
内部的 拉-向上 设备). RDY 将 go 低
之后 这 下落 边缘 的 cs; RDY 将 go
触发-状态 当 这 结果 的 这
转换 是 strobed 在 这 输出
获得. 它 是 使用 至 使简化 这 接口
至 一个 微处理器 系统 (看
图示
2
).
7 模式
模式:
模式 选择 输入 — 它 是
内部 系 至 地 通过 一个 50 µA
电流 源.
RD 模式:
当 模式 是 低
wr-rd 模式:
当 模式 是 高
8RD
wr-rd 模式
和 CS 低, 这 触发-状态 数据
输出 (db0-db7) 将 是 使活动
当 RD 变得 低 (看
图示 5
). RD
能 也 是 使用 至 增加 这 速
的 这 转换器 用 读 数据 较早的 至
这 preset 内部的 时间 输出 (t
I
,
z
800 ns).
如果 这个 是 完毕, 这 数据 结果 transferred
至 输出 获得 是 latched 之后 这 下落
边缘 的 这 RD (看
计算数量 3, 4
).
RD 模式
和 CS 低, 这 转换 将 开始
和 RD going 低, 也 RD 将 使能
这 触发-状态 数据 输出 在 这
completion 的 这 转换. RDY going
触发-状态 和 INT going 低 indicates
这 completion 的 这 转换 (看
图示 2
).
管脚 名字 函数
9 INT
wr-rd 模式
INT going 低 indicates 那 这
转换 是 完成 和 这 数据
结果 是 在 这 输出 获得. INT 将 go
低,
z
800 ns (这 preset 内部的 时间
输出, t
I
) 之后 这 rising 边缘 的 WR (看
图示 4
); 或者 INT 将 go 低 之后 这
下落 边缘 的 RD , 如果 RD 变得 低 较早的
至 这 800 ns 时间 输出 (看
图示 3
).
INT 是 重置 用 这 rising 边缘 的 RD 或者
CS (看
计算数量 3, 4
).
RD 模式
INT going 低 indicates 那 这
转换 是 完成 和 这 数据
结果 是 在 这 输出 获得. INT 是 重置
用 这 rising 边缘 的 RD 或者 CS (看
图示 2
).
10 地 地面
11 V
REF
(−) 这 bottom 的 电阻 ladder, 电压
范围: 地
≤
V
REF
(−)
≤
V
REF
(+) (便条 5)
12 V
REF
(+) 这 顶 的 电阻 ladder, 电压 范围:
V
REF
(−)
≤
V
REF
(+)
≤
V
CC
(便条 5)
13 CS
CS 必须 是 低 在 顺序 为 这 RD 或者
WR 至 是 公认的 用 这 转换器.
14 DB4 触发-状态 数据 输出 — 位 4
15 DB5 触发-状态 数据 输出 — 位 5
16 DB6 触发-状态 数据 输出 — 位 6
17 DB7 触发-状态 数据 输出 — 位 7 (msb)
18 OFL
Overflow 输出 — 如果 这 相似物 输入 是
高等级的 比 这 V
REF
(+), OFL 将 是 低
在 这 终止 的 转换. 它 能 是 使用
至 cascade 2 或者 更多 设备 至 有
更多 决议 (9, 10-位). 这个 输出 是
总是 起作用的 和 做 不 go 在
触发-状态 作 DB0–DB7 做.
19 NC 非 连接
20 V
CC
电源 供应 电压
1.0 函数的 描述
1.1 一般 运作
这 ADC0820 使用 二 4-位 flash 一个/d 转换器 至 制造
一个 8-位 度量 (
图示 1
). 各自 flash 模数转换器 是 制造
向上 的 15 comparators 这个 对比 这 unknown 输入 至 一个
涉及 ladder 至 得到 一个 4-位 结果. 至 引领 一个 全部 8-位 读-
ing, 一个 flash 转换 是 完毕 至 提供 这 4 大多数 sig-
nificant 数据 位 (通过 这 MS flash 模数转换器). 驱动 用 这 4
msbs, 一个 内部的 DAC recreates 一个 相似物 approximation
的 这 输入 电压. 这个 相似物 信号 是 然后 subtracted
从 这 输入, 和 这 区别 电压 是 转变 用 一个
第二 4-位 flash 模数转换器 (这 LS 模数转换器), 供应 这 4 least
重大的 位 的 这 输出 数据 文字.
这 内部的 DAC 是 的确 一个 subsection 的 这 MS flash
转换器. 这个 是 accomplished 用 使用 这 一样 电阻
www.国家的.com9
: 点此下载
