飞利浦 半导体 直线的 产品 产品 规格
ADC0820
8-位, 高-速,
µ
p-兼容 一个/d 转换器 和
追踪/支撑 函数
8月 31, 1994
576
To 开始 一个 转换 在 这 wr-rd 模式, 这 wr
线条 是 brought
低. 在 这个 instant 这 ms comparators go 从 zeroing 至
comparison 模式 (图示 8). 当 wr
是 returned 高 之后 在
least 600ns, 这 输出 从 这 第一 设置 的 comparators (这 第一
flash) 是 解码 和 latched. 在 这个 要点 这 二 4-位 转换器
改变 模式 和 这 ls (least 重大的) flash 模数转换器 enters 它的
对比 循环. 非 较少 比 600ns 后来的, 这 rd
线条 将 是 牵引的
低 至 获得 这 更小的 四 数据 位 和 完成 这 8-位 转换.
当 rd
变得 低, 这 flash 一个/ds 改变 状态 once 又一次 在
preparation 为 这 next 转换.
图示 8 也 轮廓 如何 这 转换器’s 接口 定时 relates 至
它的 相似物 输入 (v
在
). 在 wr-rd 模式, v
在
是 量过的 当 wr 是
低. 在 rd 模式, 抽样 occurs 在 这 第一 800ns 的 rd
.
因为 的 这 输入 连接 至 这 adc0820’s ls 和 ms
comparators, 这 转换器 有 这 能力 至 样本 v
在
在 一个
instant, despite 这 事实 那 二 独立的 4-位 conversions 是
正在 完毕. 更多 specifically, 当 wr
是 低 这 ms flash 是 在
对比 模式 (连接 至 v
在
, 和 这 ls flash 是 在 零 模式
(也 连接 至 v
在
). 因此 两个都 flash adcs 样本 v
在
在
这 一样 时间.
数字的 接口
这adc0820 有 二 基本 接口 模式 这个 是 选择 用
strapping 这 模式 管脚 高 或者 低.
rd 模式 (图示 6a)
和 这 模式 管脚 grounded, 这 转换器 是 设置 至 读 模式. 在
这个 配置, 一个 完全 转换 是 完毕 用 拉 rd
低
直到 输出 数据 呈现. 一个 int
线条 是 提供 这个 变得 低 在
这 终止 的 这 转换 作 好 作 一个 rdy 输出 这个 能 是
使用 至 信号 一个 处理器 那 这 转换器 是 busy 或者 能 也
提供 作 一个 系统 转移 acknowledge 信号.
当 在 rd 模式, 这 比较器 阶段 是 内部 triggered.
在 这 下落 边缘 的 rd
, 这 ms flash 转换器 变得 从 零 至
对比 模式 和 这 ls 模数转换器’s comparators enter 它们的 零
循环. 之后 800ns, 数据 从 这 ms flash 是 latched 和 这 ls
flash 模数转换器 enters 对比 模式. 下列的 另一 800ns, 这
更小的 四 位 是 recovered.
wr 然后 rd 模式 (计算数量 6b 和 c)
和 这 模式 管脚 系 高, 这 一个/d 将 是 设置 向上 为 这 wr-rd
模式. here, 一个 转换 是 started 和 这 wr
输入; 不管怎样,
那里 是 二 选项 为 读 这 输出 数据 这个 联系 至
接口 定时. 如果 一个 中断-驱动 scheme 是 desired, 这 用户
能 wait 为 int
至 go 低
DB0–DB7
DB0–DB7
一个. rd 模式 (管脚 7 是 低)
b. wr-rd 模式 (管脚 7 是 高 和 t
RD
< t
I
)
c. wr-rd 模式 (管脚 7 是 高 和 t
RD
> t
I
)
CS
RD
INT
RDY
CS
WR
RB
INT
DB0–DB7
INT
CS
WR
RB
图示 6.
: 点此下载
