ADE7758
rev. 一个 | 页 7 的 68
定时 特性
1, 2
avdd = dvdd = 5 v ± 5%, agnd = dgnd = 0 v, 在-碎片 涉及, clkin = 10 mhz xtal, t
最小值
至 t
最大值
= −40°c 至 +85°c.
表格 2.
参数 规格 单位 测试 情况/comments
写 定时
t
1
50 ns (最小值)
CS下落 边缘 至 第一 sclk 下落 边缘.
t
2
50 ns (最小值) sclk 逻辑 高 脉冲波 宽度.
t
3
50 ns (最小值) sclk 逻辑 低 脉冲波 宽度.
t
4
10 ns (最小值) 有效的 数据 建制 time 在之前 下落 边缘 的 sclk.
t
5
5 ns (最小值) 数据 支撑 时间 之后 sclk 下落 边缘.
t
6
900 ns (最小值) 最小 时间 在这 终止 的 数据 字节 transfers.
t
7
50 ns (最小值) 最小 时间 在 字节 transfers 在 一个 串行 写.
t
8
100 ns (最小值)
CS支撑 时间 之后 sclk 下落 边缘.
读 定时
t
9
1.1 µs (最小值) 最小 时间 在 读 command (i.e., 一个 写 至 交流 寄存器) 和 数据 读.
t
10
50 ns (最小值) 最小 时间 在 数据字节 transfers 在 一个 multibyte 读.
t
11
3
30 ns (最小值) 数据 进入 时间 之后 sclk rising边缘 下列的 一个 写 至 这 communications 寄存器.
t
12
4
100 ns (最大值) 总线 relinquish 时间 之后 下落 边缘 的 sclk.
10 ns (最小值)
t
13
4
100 ns (最大值)
总线 relinquish 时间 之后 rising 边缘 的
CS.
10 ns (最小值)
1
样本 测试 在 最初的 释放 和 之后 任何 redesign 或者 处理 改变 那 将 影响 这个 参数. 所有 输入 信号 是 指定 和 tr = tf = 5 ns
(10% 至 90%) 和 安排时间 从 一个 电压 水平的 的 1.6 v.
2
看 这 定时 图解 在 和 和 这 部分.图示 3 图示 4 ADe7758 串行 interface
3
量过的 和 这 加载 电路 在 和 定义 作 这 时间 必需的 为 这 输出 至 交叉 0.8 v 或者 2.4 v.图示2
4
获得 从 这 量过的 时间 带去 用 这数据 输出 至 改变 0.5v 当 承载 和 这 circuit 在 图示 2. 这 measured 号码 是 然后 extrapolated 后面的
至 除去 这 影响的 charging 或者 discharging 这 50 pf 电容. 这个 意思 那 这 时间 quoted 在 这 定时 characteristics 是 这 真实 总线 relinquish 时间 的
这 部分 和 是 独立 的 这 总线 加载.
04443-0-002
200
µ
AI
OL
1.6ma I
OH
2.1v
至 输出
管脚
C
L
50pF
图示 2. 加载 电路 为 定时 规格
: 点此下载
